这几天一直在赶着项目的实现，在此过程中也遇到了不少难题，不过最终还是顺利的在项目提交截止时间完成设计，当然比较开心啦。
但是，设计中还有很多问题优待解决。
首先就是分频系数小于2的问题。因为小数分频器内部的整数分频器在设计时以输入始终为参考，最小就是二分频了，所以当分频系数小于2时，即分频系数的整数部分y等于1，小于二分频，就出现错误了。解决此问题的初步思路就是要识别y=1的情况，并做特殊处理，以区别于分频系数大于2的情况。
再者就是三阶∑_△调制系统框图比较复杂，实现起来有很大的难度。初步的思路是用状态机来实现三个累加器的累加结果。每个累加器的状态分别为2个，4个，8个。
最后就是要将分频器待分频的信号通过引脚独立输入，分频输出信号通过引脚独立的输出，以供实际使用。这可能就要对开发板进行一定的扩展才行。同时可以使用编码键盘和A/D转换来实现分频系数的键盘输入，达到更加人性化和便于使用。
;){kind=link}