collus

Squarewave生成设计：

原理：

有图可看出，A、B相输出相差90度相位。当duty的值大于Half_freq的值时，A相输出为高电平，反之为低电平。当三角波上升段，B相输出为高电平，下降段，输出低电平。要想A、B相差90度相位，这就需要设置duty是Half_freq的一半。

在ISE环境下设计方波：

entity Puls_Sign is

    Port ( Clkin : in  STD_LOGIC;

           Reset : in  STD_LOGIC;

                       Start : in  STD_LOGIC;

           Pulsh1 : out  STD_LOGIC;

           Pulsh2 : out  STD_LOGIC;

           Signh1 : out  STD_LOGIC;

           Signh2 : out  STD_LOGIC);

end Puls_Sign;

该设计是基于Sp3DSP1800A Stater Platform开发板设计的，所以在管脚约束文件中设置如下：

NET "Clkin" LOC = F13;

NET "Reset" LOC = A7;

NET "Start" LOC = G16;

NET "Pulsh1" LOC = V21;

NET "Pulsh2" LOC = U20;

NET "Signh1" LOC = AA24;

NET "Signh2" LOC = AA25;