68
近日，台积电对外公布财报，其 2016 年年营收创下历史新高，达到 299.57 亿美元。其中，先进工艺制程营收贡献显著。16/20 纳米制程去年第四季度出货占比达到 33%，28 纳米制程第四季度出货占比达到 24%。
先进制程显然对吸引高利润率业务极为关键，各家企业早在各个节点上展开时间竞赛。如今，先进制程的战役已在 10 纳米开锣，继台积电与联发科共同推出 10 纳米产品 Helio X30 后，三星也携手高通在 1 月初的 CES 展上推出了高通骁龙 835。下一步的争夺战即将指向 7 纳米。
7 纳米是关键性制程节点
“7 纳米是很重要的节点，是生产工艺第一次转向 EUV 的转折点。三星和台积电都宣布了将采用 EUV(极紫外光微影)技术在 7 纳米，而 EUV 是摩尔定律能够进一步延续到 5 纳米以下的关键。” Gartner(中国)研究总监盛陵海表示。
EUV 光刻被认为肩负着缩小晶体管尺寸，延续摩尔定律的重任。与目前使用的 193 纳米波长沉浸式光刻技术相比，EUV 可以连续单次曝光，可以大大减少制造过程中的多重曝光步骤、光罩数量以及时间和成本。而如果没有 EUV，在 7 纳米阶段，仅光罩数量就有可能达到 80 层以上。因此早在 2012 年，英特尔、三星、台积电就曾联手为生产 EUV 设备的 ASML 募集了 13.8 亿欧元的研发经费。
而从记者多方采访的情况来看，工业界从业人士大多认同 10 纳米是短节点或是过渡性节点。除尺寸实现缩小外，在性能提升上并没有完全遵循摩尔定律，而 7nm 则将是长寿的重要节点。
盛陵海指出，7nm 与 10nm 相比，物理尺寸上缩小 1.5~1.9 倍，各家比例会有些细微差别，不过都可以在同样面积中增加更多的晶体管，速度也应该有提高。
尤其是在 7nm 的下一个节点——5nm 上，有太多的物理极限需要突破。在 5nm 工艺研发成功前，很有可能 7nm 将成为 AP 的主流工艺，跟 16/14nm 搭配在一起，提供给不同的客户。
比利时微电子研究中心(IMEC)中国总经理丁辉文指出，7nm 的重要性还体现在客户需求上。由于苹果、三星等智能手机更新换代节奏加快，这些大客户们更快地转向 7nm，要求半导体制造企业也必须走向 7nm。
台积电 7nm 抢跑
在先进制程方面，玩得起的显然只剩寥寥可数的那几个大玩家。台积电中国区负责人罗镇球指出，在 7nm 节点上，台积电和英特尔、三星的竞争十分激烈，资金的投入都是以数十亿美元计。而根据 Gartner 公布的数据，设计一颗 7nm 的 SoC 芯片大概需要 2.71 亿美元，比一个 28nm 的平面器件成本高出 9 倍之多。
12 日的法说会上，台积电共同执行长刘德音正面回应了关于近期业界对台积电 7nm 制程的传言。他指出，台积电先进制程的节点应该会比 16nm 约 65%~70%的市占率高，在 7nm 上，台积电现已有 20 个客户正在洽谈设计，预计全年将有 15 至 20 个客户 Tape-out(设计定案)。
按照此前的消息，台积电应是于今年第一季度开始 7nm 风险试产，提供试产初期的 CyberShuttle(晶圆光罩共乘服务)，并于今年第二季度接受客户的 Tape-out。
若一切顺利按照计划进行，在 7nm 制程上台积电显然处于领跑位置。
从目前公开信息来看，按英特尔的“工艺 - 架构 - 优化”三步走计划，英特尔的 10nm 制程预计在今年下半年实现产能提升，而 7nm 的计划则要看 2020 年年中。有消息称三星在 2016 年已经引进 EUV 设备，寄希望于 2017 年量产 7nm 制程。
格罗方德公开的 7nm 投产时间也是 2018 年。格罗方德首席技术官 Gary Patton 告诉记者，格罗方德正在集中研发资源攻向 7nm 制程，而 10nm 技术则将在做一小部分产品后转换到 7nm 或者被直接跳过。
当然，也有从业者向记者指出，台积电和三星等存在“偷换概念”的情况，它们的 7nm 其实约相当于英特尔的 10nm。因为英特尔 10nm 的基本电晶体 Gate Pitch(栅极间距)和 Fin Pitch(鳍片间距)与台积电、三星类似，只是有源区尺寸略大，但可用其他方式实现一致的性能。
EUV 准备好了吗？
盛陵海分析，台积电的策略是为了抢时间抓客户，尽快先发展“普通”的 7nm 技术，用这个 7nm 和新开发的 12nm(16nm 的新升级)作为高低搭配。而三星由于代工业务规模和人力所限，只能集中做 10nm 和 EUV 的 7nm，而 EUV 的难度高，所以略慢于台积电。
“在 7nmEUV 的使用上，三星可能为了与台积电进行差异化竞争，更加积极地采用 EUV。”半导体行业专家莫大康表示。
目前，EUV 已有相当的进步，但还处于试验阶段。业界普遍的认知是要到 2018 年才能投入使用，因为 EUV 尚有包括光刻胶、掩膜、reticlr 等在内的许多问题没有彻底解决。尤其是 EUV 目前的光刻速度还太慢，必须要多台作业，而一台 EUV 的成本是 193 的两倍。
丁辉文指出，设计公司应该已经等不及 EUV 技术成熟了。“在这个阶段就已经要拿出 7nm 的 Design rule 和 SPICE 模型了，设计公司需要这些设计 7nm 的芯片。”丁辉文说。他表示，就目前的研发看，即使 EUV 出来，也不太可能代替所有 193 的步骤，那样成本不占优。
从半导体从业者处了解到，目前的 EUV 基本上是配合多重曝光在 7nm 的 Poly 层用到，而到 5nm 的时候应该才会大量采用，因为进入到 5nm 节点时，成熟的 EUV 的成本效应应该更加显著。
三星 2016 年就已花费 1.78 亿美元从 ASML 采购 EUV 设备，台积电则预计将从今年 1 月装设 ASML 的 EUV 系统，部分用于生产 7nm 芯片。据猜测，台积电应该做好了两手打算，等到 EUV 真正成熟，如果被证明可以降低制造成本，再出一个 EUV 的工艺制程。
更多最新行业资讯，欢迎点击与非网《今日大事要闻》！
下载ECAD模型
