26
代工部分推出 4nm 计划，以及 18nm FD-SOI 和先进封装开发的野心
三星代工部门披露一份激进的 4nm 路线图，包括一种扇出晶圆级封装技术，可在 18nm FD-SOI 工艺实现再分配层的芯片桥接，以及以一种新的组织结构让晶圆代工部门作为商业公司有更大的自主性。
就像外包半导体组装和测试一样，这让三星的代工部门在涵盖从移动设备到物联网、磁阻 RAM 和射频大范围的市场上，直接面对和英特尔、GF 和台积电的竞争。三星还宣布将在年内开始 8nm LPP 的量产计划，并在明年开始在 7nm LPP 中采用 EUV。EUV 有助于在该节点将对光掩模的数量要求降低到 20 左右。
这些数字的确切含义以及各代工厂怎样做对比其实并不是很清晰，在半导体制造行业一直存在这样的讨论即每家代工厂的尺寸定义都有些差异。但很清楚的一点是三星希望在每个工艺节点以及半代节点上都有自己的业务，包括 8nm/7nm/6nm/5nm/4nm，它还计划在 2019 年引入一种 FD-SOI 的 18nm 版本。
“目前这是一块独立的代工业务，”三星代工市场高级经理 Kelvin Low 表示，“我们仍会提升三星的研发、存储器和逻辑业务。我们也会采用公司先进的封装和制造，但我们现在是一个独立的业务机构。”
这事实上意味着既可以利用其在从电视到智能手机这些终端市场业务的研发和 IDM 方面的深厚积累，也可以利用其用最新技术（包括 EUV 系统）武装的新建的 300mm 晶圆厂的产能。Low 提到，通过采用 EUV，该公司每天产出 1200 片晶圆，他预计这一数字还会有所提升。
三星在去年下半年已经实现 10nm 工艺的量产。该公司在 3 月的一篇新闻发布中称其第一代 LPP 工艺的晶圆出货量已经超过 70000 片，这篇新闻里并没给出更多的细节。
Semico Research 机构负责制造部分的主管指出，所有主要代工厂都在努力找出哪种工艺最适合哪种应用。由于很多热门的增长性市场包括汽车、工业、常规 IoT、虚拟现实 / 增强现实和医疗需要新的技术，所以还不能确定哪种工艺能够胜出。
“每家都想找出哪种工艺对哪类产品是最佳的，所以代工厂正在马力全开的开发所有这些工艺，”该分析师称，“这源于需求的多样性。不是每家都能成为赢家，最后会过滤出几种技术。但现在用户确实希望有不同的选择，我们看到台积电正面临这种情况，他们需要推出新的技术。一个普遍的电子应用市场正在形成，有如此多不同类型的产品，我们看到有不同的工艺来对应他们。”
对三星而言，该公司正在争取更广泛的用户基础，分析师提到“过去三星很挑剔，因为他们希望确保他们的产品发布是成功的。现在，该公司的下一步是争取更广泛的基础，扩展代工的营收。”
三星也发布了 8nm 和 6nm 工艺，但并没有详细说明。来自 Gartner 的一位副总裁 Sam Wang 称 8nm 是很有竞争力的尝试。“从产品上市时间的角度考虑，三星必须要在 EUV 准备就绪之前提供一种跟 7nm 相近的技术，来对应台积电积极的 7nm DUV 的时间表。”他表示，“客户不可能完全依赖三星的 7nm EUV 时间表，因为 ASML（EUV 设备）确切的开发进程还存在不确定性。某种程度上，三星 8LPP 节点就是一个宽松的 7nm 节点，可视为和台积电 7nm 节点相当，而三星的 7nm LPP 节点应该和台积电的 7nm+工艺相当。”
三星还宣布了 2020 年采用 EUV 的第一代 4nm 环栅 FET 工艺计划。尽管 GAA FETs 工艺的路线图已经在多个厂商的不同节点中出现过，这还是第一次有代工厂提及这一工艺的时间表。包括 EUV 光刻技术在内，GAA FETs 将采用水平、垂直纳米线和纳米片场效应管。
三星半导体业务总裁 Kinam Kim 在近日的一次活动中称，通过一家比利时的研发机构该公司找到了将逻辑晶体管尺寸缩小到 1.5nm 的方法。
然后，采用一种叫做 MoS2 的 2D 材料，三星认为其可将逻辑技术推进得更远。三星和其他公司都在探索这种所谓的 MoS2 FETs，“我们认为 1nm 左右是有可能的，”Kim 如是说。目前仍在开发阶段，MoS2 是一种过渡金属硫化物（TMD）材料。TMD 有卓越的电子、光学和机械特性。
图 1. 横截面模拟（a）FinFET （b）纳米线 （c）纳米片
此外，三星宣布其 2019 年推出的 18nm 第二代 FD-SOI 工艺采用浸没式光刻技术。该公司在其 28nm FD-SOI 技术中加入了 RF 和其他 IP 性能。下一步，他们计划将嵌入式 MRAM 加入 FD-SOI 中，最后也会加入到 FinFET 工艺。Low 提到，三星也在寻求将 FD-SOI 工艺应用于汽车工业，因为相对于体硅 CMOS 工艺，FD-SOI 有更好的软出错率表现。
这一技术的市场反响目前还不清楚，“FD-SOI 工艺现在有三星的 28nm/18nm，以及 GF 的 28nm/22nm/12nm”Gartner 的 Wang 指出，“由于三星的 18nm 工艺是自己独立开发的，我们还要看 GF 如何对应这一工艺。”
回到 CMOS 工艺，目前看来 10nm 将是三星有很长生命周期的一个工艺节点，“我们预计 10nm 将是一个非常有用的、长寿命的节点”Low 表示，“但一些客户每年都需要新的节点，所以 7nm 将是 FinFET 工艺，6nm 在面积和功耗方面可智能缩放，5nm 将是 FinFET 工艺。之后我们将展示一种后 FinFET 器件，采用环栅多桥通道 FinFET。”
图 2. RDL 介质
最大的惊喜来自于三星先进封装的转变。该公司在去年已经暗示过因为价格太贵，他们正在寻找硅介质的替代品。在 2.5D 技术中避开商业化的介质技术，依托一种再分层介质(RDL)来桥接逻辑和高带宽存储器，这项技术也会用于扇出工艺。
英特尔已经发布了它的低成本嵌入式多芯片互连桥接技术（EMIB），采用硅桥贯穿封装基板。
更多有关先进封装的资讯，欢迎访问 与非网先进封装专区
与非网编译内容，未经许可，不得转载！
下载ECAD模型
