| 更新于07-08-06 17:09:26 作者：苏公雨 |
|
信号发生器有传统的函数发生器以及直接信号合成的任意波形发生器,价格高、体积大。采用FPGA进行直接数字合成，通过高速D/A变换器生成所需要的模拟信号。USB同PC连接并提供板上的供电。信号发生器波形的编辑和控制都在PC上完成。 |
系统原理：
- 采用FPGA内部的逻辑在数字域生成各种规则波形，比如正弦波、三角波、方波、剧齿波、三角波、脉冲信号等，也可以用PC的软件通过图形的方式加工生成相应的波形。在数字域可以实现各种调制功能 - AM, FM, ASK, FSK, PSK, QAM等
- 高速D/A将数字域的波形转变为模拟波形
- 低通滤波器将合成信号中的谐波过滤掉，一般采用7阶以上的椭圆滤波器，生成的波形频率最高可以达到震荡时钟频率的40%，也可以采用带通滤波器将某一个频带的谐波过滤出来，可以不通过变频就可以获得较高频率的合成信号。
技术特点：
- 采用直接数字合成可以生成任意波形
- 采用USB同PC连接可以采用PC进行控制
- 不需要外接电源供电，USB总线可以供电
- FPGA的配置也可以是PC通过USB下载配置文件，从而省去配置PROM
若干年前我设计的合成信号发生器，当时还是采用USB1.1的接口芯片，功能齐全的一块电路板在我们的软件工程师手中，手头正好有一块手工焊接到中间的废板(我们的第一个版本)。照片放在这里供参考，您也可以顺便猜猜那些没有焊接上去的元器件都会是什么型号？评价一下有什么地方设计的不合理？
|
USB接口:
- 基于USB2.0，传输速率达到480Mbps
- USB接口芯片内置微处理器，通过GPIO管脚控制FPGA的JTAG编程信号，对FPGA进行在线配置，配置文件从PC通过USB接口得到。
- PC通过USB接口芯片同FPGA进行通信
- 板上电压来自于PC的USB接口+5V@500mA
FPGA:
- 通过内部的逻辑功能实现DDS以及更复杂的调制、变频等功能
- 产生用以配置串行D/A所需要的SPI或I2C时序，PC可以通过写FPGA的内部寄存器来控制D/A的输出直流电平，控制模拟输出电平
高速D/A:
- 采用高速的D/A变换器，一般为100MHz以上，10~12bit
- 生成信号的最高频率成分为高速D/A变换器的主频率的40%以内
7阶低通椭圆滤波器：
- 抑制合成信号中的谐波分量，得到纯净的合成信号
- 椭圆滤波器主要由电感、电容构成，具有较好的带内线性、频率特性并容易实现
压控放大器-VCA：
- 通过直流电压调节得到所需要的输出电平
- 带宽 - DC-合成信号的最高频分量
- 动态范围：~40dB
- 输出电压：+/-1V
串行D/A：
- 一般为SPI/I2C串行接口，管脚较少
- 内置电压基准源
- 输出电平符合VCA的控制电压范围要求
|
|
|
| 主要公司 |
Xilinx Inc |
Altera Corp |
| 网站链接 |
www.xilinx.com |
www.altera.com |
| 推荐型号 |
XC3S250E |
EP2C8 |
| 逻辑单元数 |
5,508LCs |
8,256 LEs |
| 乘法器 |
12 个18*18乘法器 |
18 个 18*18乘法器 |
| 内部存储器(Kbits) |
38Kbits Distributed RAM
216Kbits Block RAM
|
165,888 |
| 速度(MHz) |
~300MHz |
260 |
| 供电电压 |
1.2V, 3.3V |
1.2V, 3.3V |
| 封装 |
144 TQFP |
144 TQFP |
| 查看详细 |
查看 |
查看 |
|
| 主要公司 |
Analog Device Inc |
Maxim Integrated Products |
Texas Instruments |
| 网站链接 |
www.analog.com |
www.maxim-ic.com |
www.ti.com |
| 器件型号 |
AD9706 |
MAX5883 |
THS5661A |
| 分辨率 |
12bits |
12bits |
12bits |
| 速度 |
175Msps |
200Msps |
125Msps |
| 输出方式 |
电流 |
电流 |
电流 |
| 电压源 |
片内1.0V参考电压 |
片内1.2V参考电压 |
片内1.2V参考电压 |
| 输出幅度 |
0V-1.2V |
2 mA to 20 mA |
2 mA to 20 mA |
| 参考价格(1ku) |
$5.95 |
$6.96 |
$6.6 |
| 供电电压 |
1.7V~3.6V |
3.3V |
3V~5.5V |
| 功耗 |
50 mW @ 175 MSPS, 3.3 V |
132mW@3.3V |
175mW @ 5V |
| 性能 - SFDR to Nyquist |
84 dBc @ 5 MHz output
83 dBc @ 10 MHz output
75 dBc @ 20 MHz output |
74dBc @16MHz |
60 dBc@40 MHz |
| 封装 |
32LFCSP_VQ
RoHS compliant |
48QFN |
28SOIC
28TSSOP |
| 结构框图 |
查看 |
查看 |
查看 |
|
| 主要公司 |
Cypress Semiconductor Corp |
Linear Technology |
Analog Device Inc |
Maxim Integrated Products |
| 网站链接 |
www.cypress.com |
www.linear.com |
www.analog.com |
www.maxim-ic.com |
| 功能 |
USB2.0 接口 |
电源管理 |
宽带压控放大器 |
串行D/A变换器 |
| 型号 |
CY68013A |
LTC3555 |
AD8324 |
MAX5721 |
| 基本描述 |
EZ-USB FX2LP(TM) USB Microcontroller |
High Efficiency USB Power Manager + Triple Step-Down DC/DC |
Gain programmable in 1 dB steps over a 59 dB range |
10-Bit, Low-Power, Dual, Voltage-Output DAC with Serial Interface |
| 电压 |
3.3V |
5V |
3.3V |
2.7V~5.5V |
| 封装 |
56VFBGA
56 SSOP
56 QFN
100 TQFP
128 TQFP |
28 QFN |
20LFCSP
20QSOP |
8 µMAX |
| 参考价格(1ku) |
|
|
$1.71 |
$2.49 |
| 结构框图 |
查看 |
查看 |
查看 |
查看 |
|
 |
|
|
输出波形可以作为数据由PC提供, FPGA只做通信和输出控制, 这样一来就可以简化系统, 降低成本.
[211.90.157.* 发表于07-08-07 10:43:49] |
回复2楼:
cpld 内部不是有RAM吗？
为什么还要扩展SRAM，只是在RAM中存储些波形数据，需要占用很大空间吗？望指点。
[221.192.237.* 发表于07-08-24 08:59:07] |
DDS信号是些阶梯波，是否有滤波输出？
[222.240.165.* 发表于08-12-13 18:38:25] |
似乎没有单独配置RAM的PC程序，而是用ise选择不同的BIT流，每次操作都需要重新配置FPGA,而不是只修改DDS 存储器的内容。
这样显得不太专业啊。
[222.240.165.* 发表于08-12-13 18:46:30] |
对于软件合成的任意波形要先下载到板上(FPGA内部)的RAM中去，由FPGA的逻辑控制信号的输出，这样FPGA的逻辑变得非常简单，但是还是需要内部的存储器，当然也可以采用CPLD+SRAM的方法，价格较低，但是灵活性也被降低。
FPGA内部的乘法器、RAM等也可以被用来进行一些复杂的实时运算，比如QPSK/QAM调制、OFDM、FFT、FEC等功能，采用FPGA就可以以较低的成本获得强大的功能。
[苏公雨 发表于07-08-07 12:44:41] |
CPLD内部的RAM相对于FPGA较少，在合成一些复杂的波形的时候就不够了，如果存储空间太少，波形的时域精度就不够，存储器的位数少的话，幅度精度不够(一般要达到10-12位)，产生的模拟信号性能有可能达不到要求。存储器空间的大小要根据所要合成的波形的周期、SFDR等要求进行计算。
[苏公雨 发表于07-08-24 10:46:35] |
|
|
|
