

# 基于 PCI 总线的高速数据采集系统的设计与实现

Design of high speed data acquisition system based on PCI bus

(西安邮电学院)李国辉 杨宏 刘立新

LI GUOHUI YANG HONG LIU LIXIN

**摘要:**介绍了一种由 PCI 9054 和 EP1C6Q240C8 构成的高速数据采集系统,详细地叙述了系统设计原理与软硬件的实现方法。该系统具有结构简单、工作可靠、经济实用等特点。

**关键词:**PCI; 9054; FPGA; WinDrive

**中图分类号:**TP386 **文献标识码:**B

**Abstract:**High speed data acquisition system based on PCI 9054 and EP1C6Q240C8 is presented. It describes designing theory and the methods of software and hardware of the system in detail. It is characterized by simple construction, reliability service and economy.

**Key words:**PCI 9054, FPGA, WinDrive

## 引言

近年来,随着化纤工业生产工艺的复杂化和多样化,纺丝机的运行数据信息的重要性日益明显。而开发设计纺丝机电控计算机监控系统(见图 1)的目的是实时采集、传输、处理、存储和记录电锭的运行数据,用以监视电锭组件的运行状态及使用情况。由于该监控系统所采集的数据具有数据量大和数据种类繁多的特点,包括了各种不同的运行数据如:电压、电流、转速、开关量、制动时间等等,因此如何实现该监控系统中大量数据的高效、快速、准确地采集和传输成为设计该监控系统所面临的一个主要难题。而本文所研究的基于 PCI 总线的高速数据通信卡的设计正是解决上述难题的关键技术之一。

PCI(Peripheral Component Interconnect)总线是当今 PC 领域中流行的总线。目前实现 PCI 接口一般采用专用器件,有效方案分为两种:使用可编程逻辑器件和使用总线专用接口器件。采用可编程逻辑器件实现 PCI 接口比较灵活,可以利用的器件也比较多,但由于 PCI 总线协议的复杂性,其接口的实现比 ISA 等总线要困难得多,这种方法难度较大,设计周期较长。采用专用接口器件不仅对 PCI 协议有良好的支持,而且提供给设计者良好的接口,这些都大大减少了设计者的工作量。

因此,本监控系统采用第二种方案以简化系统设计。其中以美国 PLX 公司的 PCI 9054 和 Altera 公司的 EP1C6Q240C8 为主要芯片来完成该高速数据通信卡的设计与实现。

## 1 系统的总体结构




图 1 纺丝机电控计算机监控系统总体结构

李国辉: 讲师

基金项目:国家自然科学基金项目(60602053)

图 1 为纺丝机电控计算机监控系统总体结构,主机通过 PCI 总线上的接口控制电路完成对采集板的控制和高速数据传输。系统工作过程为:电锭状态数据经过传感器后送入 ADC, 89C51 将转换结果送入通信卡的数据存储电路;PCI 桥电路在总机的控制下,将数据存储电路中的数据传输到微机内存中,以供应用程序进行后续的信号处理。图中虚线框中部分即为硬件组成部分,该数据通信卡以 PCI 9054 和 FPGA 为主要器件,用 FPGA 实现图中 DPRAM 和 CPLD 的功能。

## 2 系统的硬件实现

### 2.1 主要器件介绍

#### 2.1.1 PCI 9054 芯片

PCI 9054 芯片是美国 PLX Technology 公司继 PCI 9052 之后推出的又一低成本、低功耗、高性能的 PCI 总线接口芯片,它采用了先进的 PLX 数据管道结构技术,可以使局部总线快速切换到 PCI 总线上。PCI 9054 用来针对 PCI 总线的各种局部总线。并且允许设计相关的低速局部总线,在 PCI 总线上获得 132Mbps 的突发数据传输。PCI 9054 内部有 6 种可编程的 FIFO,以实现零等待突发传输及本地总线和 PCI 总线之间的异步操作。PCI 9054 还提供了一个串行 EEPROM 配置接口,容量 2K 字节。在配置寄存器中存放了厂家标示、设备标示以及本地总线的基地址空间、I/O 空间、中断控制信号等信息。当初始化时,系统自动将串行 EEPROM 中的配置参数装入 PCI 配置寄存器,并根据本地总线对内存、I/O 端口和中断的需求统一划分,自动配置。PCI 9054 本地总线可以工作在 M、C、J 三种模式。M 模式是专为 Motorola 公司的 MCU 设计的工作模式。这种模式专门为 Motorola 公司的 MPC850 和 MPC860 提供直接的非复用的接口。C 模式是一种类似于单片机的工作方式。在这种模式下,9054 芯片通过片内逻辑控制,将 PCI 的地址线和数据线分开,很方便地为本地工作时序提供各种工作方式,一般较为广泛的应用于系统设计之中。PCI9054 支持三种数据传输模式:PCI 主模式、PCI 从模式、DMA。

#### 2.1.1 EP1C6Q240C8 芯片

目前的 FPGA 器件主要有两种,一种是基于 SRAM 工艺技术,另一种是基于反熔丝工艺技术。采用 SRAM 技术的 FPGA 厂家主要有 Altera、AT&T、Atmel、Xilinx 等;采用反熔丝技术的厂家主要有 Actel、Cypress、Quick、Logic 等。本文选用了 Altera 公司生产的一款性价比很高的产品:Cyclone (飓风) EP1C6Q240C8。它属于低成本的 FPGA 系列,容量中等,在性能上完全可以满足本系统的逻辑设计要求。

EP1C6Q240C8 的主要特点有:内部逻辑单元(logic elements)多达 5980 个;最大系统门数约合 12 万门以上;多达 80920 bits 的嵌入 RAM;20 个块单元,可由用户编程配置为 RAM、FIFO、DPRAM 等元件;2 个锁相环。

### 2.2 用 FPGA 实现 DPRAM

选择 EP1C6Q240C8 芯片来实现 DPRAM 的功能,DPRAM 是利用 FPGA 内的块单元实现的。当片选信号 CE# 有效(低电平),输出使能信号 OE# 有效(低电平)时,实现对 DPRAM 进行读操作,如图 2 所示;当片选信号 CE# 有效(低电平),写使能信号 WE# 有效(低电平)时,实现对 DPRAM 进行写操作,如图 3 所示。

技术创新




图 2 读周期时序图




图 3 写周期时序图

### 2.3 用 FPGA 实现控制电路

在本设计中,也选择 EP1C6Q240C8 芯片作为适配器的控制芯片,利用其内部逻辑单元设计实现局部总线控制器,用于实现局部总线的状态控制;利用其内部嵌入式存储阵列构成 SRAM,存放发往各分机的操作指令。利用 PCI 9054 的地址触发信号 ads# 和突发传输信号 Blast# 对 FIFO 进行控制,并结合 FIFO 的空满信号 EF#/OR# 产生 PCI 9054 的 READY# 信号,用 ads# 启动传输,用 Blast# 结束传输,用 PCI 9054 的 LINT# 信号对 FIFO 进行清空数据。在 PCI 目标和 DMA 传输模式下,PCI 9054 是局部总线的主设备,通过设置 PCI9054 内部配置寄存器可以使能或禁止外部等待输入控制信号 READY#,以使 PCI9054 工作于内部等待或外部等待状态。若 READY# 被禁止,则在每次传输的数据、地址数据间插入等待状态,其数目由内部等待状态计数器决定。若 READY# 使能,则 READY# 信号的持续时钟周期数目决定了 PCI 9054 所附加的等待状态。本设计采用外部 READY# 信号,以决定等待状态。如图 4 给出具有 READY# 输入情况下、连续猝发、读数据的局部总线的时序图。

从时序图可以看出,每次数据开始传输时,PCI 9054 首先发出有效的地址选通信号 ADS# 和局部总线地址信号 LA[31:

2],若局部总线准备好,发出 READY# 信号,开始数据传输;否则,PCI9054 处于等待状态,直至有效的 READY# 信号出现。一旦数据开始传输,局部总线控制器将判断 PCI 9054 发出的 BLAST# 信号,BLAST# 信号的出现表示当前总线上传输最后一个数据,若 BLAST# 为高电平,发出有效的 READY# 信号,数据持续传输,否则,在发出最后一个 READY# 信号后结束数据传输。




图 4 C 模式下有外部等待输入时的局部总线时序图

## 3 系统的软件实现

PCI 数据通信卡设计的另一关键问题就是驱动程序的开发。Windows 操作系统为了保

证系统的安全性、稳定性和可移植性,对应用程序访问硬件资源加以限制。因此,需要通过设备驱动程序实现应用程序对 PCI 硬件设备的访问。在 Windows 9x/NT 中,设备驱动程序必须根据 Windows 驱动程序模型(WDM)设计。设备驱动程序的关键是如何完成硬件操作,基本功能是完成设备的初始化、对端口的读写操作、中断的设置和响应及中断的调用、以及对内存的直接读写。为简化设备驱动程序的开发,选用了 Jungo 公司的 WinDriver 编写工具。

用 WinDriver 实现 PCI 设备驱动程序的步骤如下:

- (1)用 WinDriver 的 Drive Wizard 工具查找并选择所要编写驱动程序的 PCI 板卡。
- (2)用 Drive Wizard 的 Generate.INF File 产生 INF 文件,然后添加新硬件。
- (3)Drive Wizard 自动检测计算机硬件资源,对 PCI 板卡上的配置寄存器、I/O 空间、内存范围、中断、片内寄存器等设置。
- (4)在 Build 菜单中选择自动生成源代码 (Generate Code), Drive Wizard 自动生成文件。
- (5)在 Visual C 6.0 中对上面生成的源代码进行编译、链接和运行。

最后,根据本监控系统的一些具体的功能要求,在 Visual C 6.0 中对源代码进行功能添加和代码调整以及部分冗余代码的删除,使得修改和重组后的驱动程序能按监控系统的要求高效、安全地执行,从而完成本系统中的 PCI9054 通信板卡驱动程序的编写。

## 4 结束语

PCI9054 以其强大的功能和简单的用户接口,为 PCI 总线接口的开发提供了一种简洁的方法,设计者只需设计出本地总线接口控制电路,即可实现与 PCI 总线的高速数据传输。

(下转第 72 页)




图4 FIR滤波器程序框图

按照上图所示,实现8阶FIR滤波器时,需要在数据存储区开辟一个具有8个单元的缓冲区,存放最新的8个输入样本。DSP计算每一个输出值,都需要读取这8个样本并进行8次乘法和累加。每当DSP读入一个样本后都将此样本向后移动,读完最后一个样本后,最前面的样本被推出缓冲区,输入最新样本至缓冲区顶部。

本文作者创新点

本文成功开发的基于微处理器的经济型数据采集平台是以同步采样芯片Max125为A/D采样芯片、定点DSP芯片TMS320F206为主处理器,充分利用了Max125采样精度高、多通道同步采集的特点,并结合运算速度较高的TMS320F206 DSP芯片同时控制多片Max125来达到多通道同步采集的目的。

参考文献:

- [1]马海潮,超高速数据采集技术发展现状[J],测试技术学报,2003,17(4):287-292.
- [2]任达千,杨世锡,严拱标,刘颖峰,高速同步数据采集卡设计[J],机电工程,2003,20(2):41-43
- [3]董长虹,余啸海,MATLAB接口技术与应用[M],北京,国防工业出版社,2004
- [4]万耀,李小青,周云飞,潘海鸿.基于FPGA多通道数据采集平台设计[J]微计算机信息,2007.2.1:199-201

作者简介:王康平(1958-),女,湖北省武汉市人,平顶山工学院计算机系高级讲师,研究方向:计算机应用技术。

Biography:WANG Kangping (1958-),Female, Born in Hubei Wuhan, Advanced Lecturer, Research Areas: Computer Application Technology.

(467064 河南平顶山 平顶山工学院计算机系)王康平 (Pingdingshan Institute of Technology; Pingdingshan 467064; China)Wang Kangping

通讯地址:(467064 河南平顶山 平顶山市新城区平顶山工学院计算机系)王康平

(收稿日期:2007.12.11)(修稿日期:2008.2.11)

(上接第76页)

[6]武安河,邵铭,于洪涛. Windows 2000\_XP WDM 设备驱动程序开发. 北京:电子工业出版社,2003.4

作者简介:邓贤君(1982-),男,湖南郴州人,重庆邮电大学硕士生。主要研究方向为第三代移动通信测试技术,DSP;张治中(1972-),男,湖北恩施人,重庆邮电大学教授,博士生导师。主要研究方向为第三代移动通信测试技术,宽带信息网络,NGN网络等。

Biography:Deng XianJun,(1982-),male,born in Chenzhou country in Hunan,postgraduate student in Chongqing University of Posts and Telecommunications,interested in 3G testing technology,and DSP etc;Zhang ZhiZhong,(1972-),male,born Enshi country in Hubei,professor in Chongqing University of Posts and Telecommunications,doctoral adviser,interested in 3G testing tech.,WLAN,NGN network etc.

(400065 重庆 重庆邮电大学通信网与测试技术重点实验室)邓贤君 张治中

通讯地址:(400065 重庆 重庆邮电大学通信网与测试技术重点实验室)邓贤君

(收稿日期:2007.11.06)(修稿日期:2008.2.04)

(上接第78页)

本文所讨论数据采集接口逻辑均已用Verilog硬件描述语言进行了功能描述,由Modelsim软件进行了仿真验证,Quartus软件完成综合并下载到可编程逻辑器件EP1C6Q240C8上。该设计方案已经应用到监控系统中。经过实践证明该数据采集卡能够高效、稳定的工作;能够满足该监控系统的数据采集和传输的要求。

本文作者创新点:

- 1. 在可编程逻辑器件EP1C6Q240C8上实现DPRAM和CPLD的功能。
- 2. 高速数据采集卡应用到纺丝机电控监控系统中。

参考文献

- [1]李洪伟,袁斯华. 基于Quartus II的FPGA/CPLD设计. 北京:电子工业出版社,2006
- [2]王诚,吴继华等. Altera FPGA/CPLD设计. 北京:人民邮电出版社,2005
- [3]李贵山. PCI局部总线开发者指南. 西安:西安电子科技大学出版社,1997
- [4]黄岚,徐志龙等. 基于PCI总线的数据采集接口设计[J]微计算机信息,2006,3-1:144-146
- [5](美)Tom Shanley. PCI系统结构=PCI System Architecture(汉英对照). 北京:电子工业出版社,2000

作者简介:李国辉(1978-),男,汉,西安邮电学院电信系讲师,主要从事数据采集、非线性、数字信号处理方面的研究。

Biography:Li Guohui (1978-), male, the Han nationality, lecturer, Xi'an Institute of Posts and Telecommunications. Research direction: data acquisition, nonlinear, digital signal processing.

(710061 陕西西安 西安邮电学院电信系)李国辉 杨宏 刘立新 (Xi'an Institute of Posts and Telecommunications, Xi'an, Shaanxi, 710061) Li Guohui yang hong liu lixing.

通讯地址:(710061 陕西西安 西安邮电学院电信系)李国辉 (收稿日期:2007.11.06)(修稿日期:2008.2.04)