高速PCB设计中的一些难题及其解决之道

2013-08-20 12:34:18 来源:EEFOCUS
标签:

随着器件工作频率越来越高,高速PCB设计所面临的信号完整性等问题成为传统设计的一个瓶颈,工程师在设计出完整的解决方案上面临越来越大的挑战。尽管有关的高速仿真工具和互连工具可以帮助设计设计师解决部分难题,但高速PCB设计中也更需要经验的不断积累及业界间的深入交流。

下面列举的是其中一些广受关注的问题。

布线拓朴对信号完整性的影响

当信号在高速PCB板上沿传输线传输时可能会产生信号完整性问题。意法半导体的网友tongyang问:对于一组总线(地址,数据,命令)驱动多达4、5个设备(FLASH、SDRAM等)的情况,在PCB布线时,是总线依次到达各设备,如先连到SDRAM,再到FLASH……还是总线呈星型分布,即从某处分离,分别连到各设备。这两种方式在信号完整性上,哪种较好?

对此,李宝龙指出,布线拓扑对信号完整性的影响,主要反映在各个节点上信号到达时刻不一致,反射信号同样到达某节点的时刻不一致,所以造成信号质量恶化。一般来讲,星型拓扑结构,可以通过控制同样长的几个分支,使信号传输和反射时延一致,达到比较好的信号质量。在使用拓扑之间,要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的Buffer,对于信号的反射影响也不一致,所以星型拓扑并不能很好解决上述数据地址总线连接到FLASH和SDRAM的时延,进而无法确保信号的质量;另一方面,高速的信号一般在DSP和SDRAM之间通信,FLASH加载时的速率并不高,所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形,而无需关注FLASH处波形;星型拓扑比较菊花链等拓扑来讲,布线难度较大,尤其大量数据地址信号都采用星型拓扑时。

焊盘对高速信号的影响

在PCB中,从设计的角度来看一个过孔主要由两部分组成:中间的钻孔和钻孔周围的焊盘。有名为fulonm的工程师请教嘉宾焊盘对高速信号有何影响,对此,李宝龙表示:焊盘对高速信号有影响,其影响类似器件的封装对器件的影响。详细的分析,信号从IC内出来以后,经过邦定线、管脚、封装外壳、焊盘、焊锡到达传输线,这个过程中的所有关节都会影响信号的质量。但实际分析时,很难给出焊盘、焊锡加上管脚的具体参数。所以一般就用IBIS模型中的封装的参数将他们都概括了,当然这样的分析在较低的频率上可以接收,但对于更高频率信号更高精度仿真就不够精确。现在的一个趋势是用IBIS的V-I、V-T曲线描述Buffer特性,用SPICE模型描述封装参数。

如何抑制电磁干扰

PCB是产生电磁干扰(EMI)的源头,所以PCB设计直接关系到电子产品的电磁兼容性(EMC)。如果在高速PCB设计中对EMC/EMI予以重视,将有助缩短产品研发周期加快产品上市时间。因此,不少工程师在此次论坛中非常关注抑制电磁干扰的问题。例如,无锡祥生医学影像有限责任公司的舒剑表示,在EMC测试中发现时钟信号的谐波超标十分严重,请问是不是要对使用到时钟信号的IC的电源引脚做特殊处理,目前只是在电源引脚上连接去耦电容。在PCB设计中还有需要注意哪些方面以抑止电磁辐射呢?对此,李宝龙指出,EMC的三要素为辐射源,传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波,首先看看它传播的途径。电源去耦是解决传导方式传播,此外,必要的匹配和屏蔽也是需要的。

李宝龙也在回答WHITE网友的问题时指出,滤波是解决EMC通过传导途径辐射的一个好办法,除此之外,还可以从干扰源和受害体方面入手考虑。干扰源方面,试着用示波器检查一下信号上升沿是否太快,存在反射或Overshoot、undershoot或ringing,如果有,可以考虑匹配;另外尽量避免做50%占空比的信号,因为这种信号没有偶次谐波,高频分量更多。受害体方面,可以考虑包地等措施。

RF布线是选择过孔还是打弯布线

此次论坛中,也不有少网友就高速模拟电路设计提问。如精恒电子的一位网友问:在高速PCB中,过也可以减少很大的回流路径,但有人说情愿弯一下也不要打过也,那应该如何取舍?

对此,李宝龙指出,分析RF电路的回流路径,与高速数字电路中信号回流不太一样。二者有共同点,都是分布参数电路,都是应用Maxwell方程计算电路的特性。但射频电路是模拟电路,有电路中电压V=V(t)、电流I=I(t)两个变量都需要进行控制,而数字电路只关注信号电压的变化V=V(t)。因此,在RF布线中,除了考虑信号回流外,还需要考虑布线对电流的影响。即打弯布线和过孔对信号电流有没有影响。此外,大多数RF板都是单面或双面PCB,并没有完整的平面层,回流路径分布在信号周围各个地和电源上,仿真时需要使用3D场提取工具分析,这时候打弯布线和过孔的回流需要具体分析;高速数字电路分析一般只处理有完整平面层的多层PCB,使用2D场提取分析,只考虑在相邻平面的信号回流,过孔只作为一个集总参数的R-L-C处理。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
PCB设计之信号完整性,从走线、信号反射到特性阻抗都有文章!
PCB设计之信号完整性,从走线、信号反射到特性阻抗都有文章!

很多时候,PCB走线中途会经过过孔、测试点焊盘、短的stub线等,都存在寄生电容,必然对信号造成影响。走线中途的电容对信号的影响要从发射端和接受端两个方面分析,对起点和终点都有影响。

Mentor宣布推出HyperLynx解决方案,可为SerDes接口提供业内首创的自动化智能通道提取

今日宣布推出适用于高性能设计的新型 HyperLynx® 印刷电路板 (PCB) 仿真技术,是目前业内首个支持端到端全自动的并串/串并转换电路 (SerDes) 通道验证解决方案。

抖动测试、波形测试、眼图测试,三种常用信号完整性测试方法详解

信号完整性的测试手段主要可以分为三大类,下面对这些手段进行一些说明。

牢记这100条有关信号完整性的经验规则,面试、工作妥妥的

信号上升时间约是时钟周期的10%,即1/10x1/Fclock。例如100MHZ 使中的上升时间大约是1NS.

工程师武功秘籍之信号完整性9大招
工程师武功秘籍之信号完整性9大招

我近期收到一些网友的询问的几个截图,其实,一直都有网友询问类似的问题,特别是在这春暖花开的招聘大季节中,更是经常在微信上收到类似的信息。有的网友给他们回复啦,有时由于时间问题,有的没有回复,在这里把之前的一篇文章重新再发一遍。

更多资讯
PCB设计中为什么尽量用地平面?
PCB设计中为什么尽量用地平面?

前面3篇关于去耦电容的文章引起了很多硬件工程师的兴趣,这期的直播课程中讲述了“电源、地、去耦电容”,感觉很多网友对于在PCB设计中如何处理“地”一样是一头雾水,网上太多的经验贴其实都让人消化不良,我觉得有必要对PCB上对“地”的处理再补充说明一下。

IPC最新报告显示2017年全球PCB产量实现高速增长

《2017年IPC全球PCB生产报告》已于十月底发布,报告显示PCB行业在2017年的实际增长率为13.9% ——这是自2010年行业复苏以来增长最快的一年。同时,报告详述了行业的发展现状,按照国家、地区、产品类别划分的PCB产值,以及行业趋势点评和历史数据。

捷多邦科技通过PCB生产质量管理体系认证

捷多邦科技于13日收到北京新纪源认证有限公司颁发的质量管理体系认证证书。根据相关规定,质量管理体系每3年需重新认证,此次也是捷多邦继2015年首次认证通过后进行的又一次认证,公司再次顺利通过该认证。

Mouser与SamacSys合作,为工程师提供免费的PCB足迹、示意图符号和3D模型

Mouser Partners with SamacSys to Offer Engineers Free PCB Footprints, Schematic Symbols and 3D Models

7大PCB布局原则,做好PCB设计就靠它了

元器件最好单面放置。如果需要双面放置元器件,在底层(BottomLayer)放置插针式元器件,元器件最好单面放置。

Moore8直播课堂
电路方案