DDR布线举足轻重,一文看懂背后的大学问

2017-02-15 08:37:36 来源:OFweek 电子工程网
标签:
DDR   PCB   DQS
相关器件

 

 DDR布线在PCB设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,线长匹配又是一个重要的环节。我们来回顾一下,DDR布线,线长匹配的基本原则是:地址,控制/命令信号与时钟做等长。数据信号与DQS做等长。为啥要做等长?大家会说是要让同组信号同时到达接收端,好让接收芯片能够同时处理这些信号。那么,时钟信号和地址同时到达接收端,波形的对应关系是什么样的呢?我们通过仿真来看一下具体波形。

 

建立如下通道,分别模拟DDR3的地址信号与时钟信号。

 

图1 地址/时钟仿真示意图

 

为方便计算,我们假设DDR的时钟频率为500MHz,这样对应的地址信号的速率就应该是500Mbps,这里大家应该明白,虽然DDR是双倍速率,但对于地址/控制信号来说,依然是单倍速率的。下面来看看波形,在地址与时钟完全等长的情况下,地址与数据端的接收波形如下图2,红色代表地址信号,绿色代表时钟信号。

 

图2 时钟信号与地址信号波形

 

上面的波形我们似乎看不出时钟与地址之间的时序关系是什么样的,我们把它放在一个眼图中,时序关系就很明确了。这里粗略的计算下建立时间与保持时间。如下图

 

 

图3 时钟信号与地址信号波形

 

由上图3.我们可以知道,该地址信号的建立时间大约为891ps,保持时间为881ps。这是在时钟与地址信号完全等长情况下的波形。如果地址与时钟不等长,信号又是什么样的呢?仿真中,我们让地址线比时钟线慢200ps,得到的与眼图如下:

图4 时钟信号与地址信号波形

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
PCB布局布线的10条规则

遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局.

五大技巧搞定从PCB原理图传递到版图设计

通过网表文件将原理图传递到版图环境的过程中还会传递器件信息、网表、版图信息和初始的走线宽度设置。

WAGO,一件接线端子产品中体现的匠人精神
WAGO,一件接线端子产品中体现的匠人精神

在电子产品和终端设备的整个生命周期中,任何一个组成器件的质量都将影响整个系统的性能、可靠性、稳定性和寿命,接线端子就是其中之一,而在接线端子领域,WAGO是个不可被忽视的名字。

移相控制的多路输出降压变换器提升EMI性能的PCB布局优化

电源设计工程师通常在汽车系统中使用一些DC/DC降压变换器来为多个电源轨提供支持。然而,在选择这些类型的降压转换器时需要考虑几个因素。

与时钟(clock)相关的PCB设计考虑

今天我们讲一下与时钟(clock)相关的PCB的设计考虑,主要分两部分:原理图设计 - 针对时钟电路应该放置哪些器件?以及PCB布局和走线 - 如何摆放与时钟相关的元器件并正确连线达到理想的性能。

更多资讯
方正科技助力中国高端PCB产业发展

2018年12月5日,全球最具影响力及代表性之一的线路及电子组装展览会 -- 2018国际线路板及电子组装华南展览会在深圳会展中心开幕。方正科技集团股份有限公司(以下简称“方正科技”)旗下方正PCB参展并展示印制电路板业务和智能制造领域的优质产品。

集成运放中相位补偿的具体应用

相位控制:在供电电压全周或半周内,使电流开始流通的瞬时起变化的过程。在此过程中电流通过零值左右就停止。通过控制触发脉冲的相位来控制直流输出电压大小,简称相控方式。例如:可控整流电路中,调节触发信号触发角a,可控制输出电压Ud的大小。对应的还有斩波控制、SPWM控制。

PCB设计时应该注意的148个检查项目

本文总结了PCB设计时应该注意的148个检查项目,希望对您的学习有所帮助。

EDA画图函数的数据类型分析

Step1:导入数据并了解数据轮廓 查看各个特征的基本数据类型并且计算哪些特征缺失值比较多。 将特征的数据类型分为数值型和离散型两大类。

引领PCB打样提速潮流,捷多邦打响第一枪

上述常规样板指FR-4,厚0.8-1.6mm,单双面板,绿油白字,喷锡,线宽线距6/6MIL以上,过孔0.3mm以上的50片以内样板订单。

电路方案