Cadence发布业界首款已通过产品流片验证的Xcelium并行仿真平台

2017-03-03 12:24:00 来源:EEFOCUS
标签:

楷登电子(美国 Cadence 公司,NASDAQ: CDNS)近日发布业界首款已通过产品流片的第三代并行仿真平台Xcelium™ 。基于多核并行运算技术,Xcelium™ 可以显著缩短片上系统(SoC)面市时间。较Cadence上一代仿真平台,Xcelium™ 单核版本性能平均可提高2倍,多核版本性能平均可提高5倍以上。Cadence® Xcelium仿真平台已经在移动、图像、服务器、消费电子、物联网(IoT)和汽车等多个领域的早期用户中得到了成功应用,并通过产品流片验证。

 

“不论是ARM还是我们的合作伙伴,交付产品以达到客户预期的能力,不可避免的需要快速和严格的验证环节,”ARM公司技术服务产品部总经理Hobson Bullman说,“Xcelium并行仿真平台对于基于ARM的SoC设计,在门级仿真获得4倍的性能提升,在RTL仿真获得5倍的性能提升。基于这些结果,我们期待Xcelium可以帮助我们更快和更可靠的交付最复杂SOC,”

 

“针对智能汽车和工业物联网应用中复杂的28nm FD-SOI SoC和ASIC设计,快速和可扩展的仿真是满足严苛开发周期的关键!” 意法半导体公司CPU团队经理Francois Oswald说到,“我们使用Cadence Xcelium并行仿真平台,在串行模式DFT仿真中得到8倍的速度提升,所以数字和混合信号SoC验证团队选择Xcelium作为标准的仿真解决方案。”

 

Xcelium仿真平台具备以下优势,可以大幅加速系统开发:

• 多核仿真,优化运行时间,加快项目进度:第三代Xcelium仿真平台源于收购Rocketick公司带来的技术,是业内唯一正式发布的基于产品流片的并行仿真平台。利用Xcelium可显著缩短执行时间,在寄存器传输级(RTL)仿真可平均提速3倍,门级仿真可提高5倍,DFT仿真可提高 10倍,节约项目时间达数周至数月。

• 应用广泛:Xcelium仿真平台支持多种最新设计风格和IEEE标准,使工程师无需重新编码即可提升性能。

• 使用方便:Xcelium仿真平台的编译流程将设计与验证测试环境代码分配至最优引擎,并自动选取最优CPU内核数目,提高执行速度。

• 采用多项专利技术提高生产力(申请中):优化整个SoC验证时间的新技术包括:为达到快速验证收敛的SystemVerilog Testbench覆盖率和多核并行编译。

 

“在设计开发高质量新产品时,验证通常是最耗费成本和时间的环节,”Cadence公司高级副总裁兼数字签核事业部和系统验证事业部总经理Anirudh Devgan博士表示。“Xcelium仿真平台、JasperGold® Apps、Palladium® Z1企业级仿真平台和Protium™ S1 FPGA原型验证平台共同构成了市场上最强大的验证产品套件,帮助工程师加快设计创新的步伐。”

 

全新Xcelium仿真平台是Cadence验证套件家族的新成员,继承Cadence的创新传统,并全面符合Cadence系统设计实现(SDE)战略,该战略的宗旨是帮助系统和半导体设计公司有效的开发更完整、更具竞争力的终端产品。该验证套件(Cadence Verification Suite)包含最先进的核心引擎技术,采用多种验证架构技术及解决方案,帮助客户优化设计质量,提高生产力,满足不同应用和垂直领域的验证需求。

 

Cadence同时发布Protium S1 FPGA原型验证平台——Cadence验证产品家族的新成员,原型验证时间缩短最高达50%


 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
Cadence Innovus助力Realtek成功开发DTV SoC解决方案

楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,瑞昱半导体股份有限公司(Realtek Semiconductor Corp.)将 Cadence® Innovus™ 设计实现系统用于其最新 28nm 数字电视(DTV)系统级芯片的研发并成功流片,同时成功缩小了芯片面积并降低了功耗。

号称未来通讯的5G,能给半导体厂商带来哪些机遇?

该技术拥有非常高的数据传输速率,比4G LTE低得多的延迟,并且能够让每个蜂窝站连接更多的设备。

Cadence全新Tensilica Vision Q6 DSP IP助力提升视觉与AI性能

楷登电子(美国Cadence公司,NASDAQ: CDNS)今日正式推出Cadence® Tensilica® Vision Q6 DSP。该DSP基于速度更快的新处理器架构,面向嵌入式视觉和AI技术量身打造。

Cadence扩展全新Virtuoso平台,提供优化系统设计并支持5nm及仿真驱动布线

楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日正式发布 Cadence® Virtuoso® 定制 IC 设计平台的技术升级和扩展,进一步提高电子系统和 IC 设计的生产力。

PCB layout用啥软件比较好?Cadence or AD?

pcb layout是印刷电路板。印刷电路板同时也叫印制电路板,是一种让各类电子元件实现有规则连接的载体。

更多资讯
针对DDR2-800和DDR3的PCB信号完整性设计
针对DDR2-800和DDR3的PCB信号完整性设计

本文章主要涉及到对DDR2和DDR3在设计印制线路板(PCB)时,考虑信号完整性和电源完整性的设计事项,这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数,特别是4层板的情况下的相关技术,其中一些设计方法在以前已经成熟的使用过。

Harwin扩展高牢固性表面贴装3点PCB插槽系列应用范围

高可靠性连接器供应商Harwin宣布进一步扩展其Sycamore Contact产品,该系列产品最初只能涵盖1和1.5毫米直径的接线引脚,但现在已经可覆盖0.80至1.90毫米的引脚尺寸。

东山精密拟19亿收购FLEX下属PCB业务

6月12日,东山精密披露,公司拟以现金方式向纳斯达克上市公司FLEX收购其下属的PCB(印制电路板)制造业务相关主体,合称为Multek,对此,东山精密表示,此次交易的达成将有助于公司扩大在海外市场的业务覆盖,进一步完善国际化布局。

明导举办PCB系统论坛 推DRC工具缩短开发时间

长久以来,PCB的开发一直受到设计时间、成本控制的限制。近年来,更由于各种复杂设计的装置纷纷推出,为各类的PCB设计验证带来挑战。

多层PCB板的选择、叠加原则和设计
多层PCB板的选择、叠加原则和设计

在设计多层PCB电路板之前,设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容(EMC)的要求来确定所采用的电路板结构,也就是决定采用4层,6层,还是更多层数的电路板。确定层数之后,再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。

电路方案