Cadence发布业界首款已通过产品流片验证的Xcelium并行仿真平台

2017-03-03 12:24:00 来源:EEFOCUS
标签:

楷登电子(美国 Cadence 公司,NASDAQ: CDNS)近日发布业界首款已通过产品流片的第三代并行仿真平台Xcelium™ 。基于多核并行运算技术,Xcelium™ 可以显著缩短片上系统(SoC)面市时间。较Cadence上一代仿真平台,Xcelium™ 单核版本性能平均可提高2倍,多核版本性能平均可提高5倍以上。Cadence® Xcelium仿真平台已经在移动、图像、服务器、消费电子、物联网(IoT)和汽车等多个领域的早期用户中得到了成功应用,并通过产品流片验证。

 

“不论是ARM还是我们的合作伙伴,交付产品以达到客户预期的能力,不可避免的需要快速和严格的验证环节,”ARM公司技术服务产品部总经理Hobson Bullman说,“Xcelium并行仿真平台对于基于ARM的SoC设计,在门级仿真获得4倍的性能提升,在RTL仿真获得5倍的性能提升。基于这些结果,我们期待Xcelium可以帮助我们更快和更可靠的交付最复杂SOC,”

 

“针对智能汽车和工业物联网应用中复杂的28nm FD-SOI SoC和ASIC设计,快速和可扩展的仿真是满足严苛开发周期的关键!” 意法半导体公司CPU团队经理Francois Oswald说到,“我们使用Cadence Xcelium并行仿真平台,在串行模式DFT仿真中得到8倍的速度提升,所以数字和混合信号SoC验证团队选择Xcelium作为标准的仿真解决方案。”

 

Xcelium仿真平台具备以下优势,可以大幅加速系统开发:

• 多核仿真,优化运行时间,加快项目进度:第三代Xcelium仿真平台源于收购Rocketick公司带来的技术,是业内唯一正式发布的基于产品流片的并行仿真平台。利用Xcelium可显著缩短执行时间,在寄存器传输级(RTL)仿真可平均提速3倍,门级仿真可提高5倍,DFT仿真可提高 10倍,节约项目时间达数周至数月。

• 应用广泛:Xcelium仿真平台支持多种最新设计风格和IEEE标准,使工程师无需重新编码即可提升性能。

• 使用方便:Xcelium仿真平台的编译流程将设计与验证测试环境代码分配至最优引擎,并自动选取最优CPU内核数目,提高执行速度。

• 采用多项专利技术提高生产力(申请中):优化整个SoC验证时间的新技术包括:为达到快速验证收敛的SystemVerilog Testbench覆盖率和多核并行编译。

 

“在设计开发高质量新产品时,验证通常是最耗费成本和时间的环节,”Cadence公司高级副总裁兼数字签核事业部和系统验证事业部总经理Anirudh Devgan博士表示。“Xcelium仿真平台、JasperGold® Apps、Palladium® Z1企业级仿真平台和Protium™ S1 FPGA原型验证平台共同构成了市场上最强大的验证产品套件,帮助工程师加快设计创新的步伐。”

 

全新Xcelium仿真平台是Cadence验证套件家族的新成员,继承Cadence的创新传统,并全面符合Cadence系统设计实现(SDE)战略,该战略的宗旨是帮助系统和半导体设计公司有效的开发更完整、更具竞争力的终端产品。该验证套件(Cadence Verification Suite)包含最先进的核心引擎技术,采用多种验证架构技术及解决方案,帮助客户优化设计质量,提高生产力,满足不同应用和垂直领域的验证需求。

 

Cadence同时发布Protium S1 FPGA原型验证平台——Cadence验证产品家族的新成员,原型验证时间缩短最高达50%


 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
10nm工艺节点以后,业界对芯片设计有怎样的期待?

格芯宣布退出7nm及以下工艺竞赛的决定,让业界对摩尔定律的质疑声更大。从2011年到2015年每年提升幅度只有12%,2015到2018年提升幅度只有3%了。随着芯片成本越来越高,晶体管密度提升幅度也越来越小,自然有代工厂认为新工艺节点投入产出比很小,放弃是自然之举。摩尔定律在28nm节点之后明显放慢,即便是摩尔定律的捍卫者英特尔,在14

Cadence:10nm以后挑战重重,人工智能和机器学习正在酝酿一场变革

华为麒麟980的发布,开启了手机芯片的7nm时代,新的工艺节点带来了CPU、GPU、NPU的大幅性能提升,将手机芯片提升到了全新高度,但是新的工艺节点同样也让未来的芯片设计面临更多技术方面的挑战,生产设备成本太高,代工厂需要承担更大的风险,应用商需要负担更多的代工费用等等。

Cadence推出Voltus-XP 支持大规模并行处理、加速高达5倍、大容量的先进工艺节点电源签核技术

楷登电子(NASDAQ:CDNS)今日宣布,发布增强型 Cadence® Voltus™IC 电源完整性解决方案,其面向先进工艺节点的电网签核,其大规模并行(XP)算法选项采用了分布式处理技术。

Cadence新版集成3D设计 缩短PCB设计周期

楷登电子(美国Cadence公司)近日宣布发布Cadence® Sigrity™ 2018版本,该版本包含最新的3D解决方案,帮助PCB设计团队缩短设计周期的同时实现设计成本和性能的最优化。

Cadence和Mentor两家独大,哪家PCB设计工具更适合你?
Cadence和Mentor两家独大,哪家PCB设计工具更适合你?

PCB(Printed Circuit Board)设计软件经过多年的发展、不断地修改和完善,或优存劣汰、或收购兼并、或强强联合,现在只剩下Cadence和Mentor两家公司独大。

更多资讯
集成运放中相位补偿的具体应用

相位控制:在供电电压全周或半周内,使电流开始流通的瞬时起变化的过程。在此过程中电流通过零值左右就停止。通过控制触发脉冲的相位来控制直流输出电压大小,简称相控方式。例如:可控整流电路中,调节触发信号触发角a,可控制输出电压Ud的大小。对应的还有斩波控制、SPWM控制。

五大技巧搞定从PCB原理图传递到版图设计

通过网表文件将原理图传递到版图环境的过程中还会传递器件信息、网表、版图信息和初始的走线宽度设置。

PCB设计时应该注意的148个检查项目

本文总结了PCB设计时应该注意的148个检查项目,希望对您的学习有所帮助。

EDA画图函数的数据类型分析

Step1:导入数据并了解数据轮廓 查看各个特征的基本数据类型并且计算哪些特征缺失值比较多。 将特征的数据类型分为数值型和离散型两大类。

移相控制的多路输出降压变换器提升EMI性能的PCB布局优化

电源设计工程师通常在汽车系统中使用一些DC/DC降压变换器来为多个电源轨提供支持。然而,在选择这些类型的降压转换器时需要考虑几个因素。