Mentor扩展解决方案以支持TSMC 7nm FinFET Plus和 12nm FinFET工艺技术

2017-09-21 09:17:00 来源:EEFOCUS
标签:
Mentor, a Siemens business 今日宣布 Mentor Calibre® nmPlatform 和 Analog FastSPICE™ (AFS™) Platform 获得 TSMC 12nm FinFET Compact Technology (12FFC) 和最新版本 7nm FinFET Plus 工艺的认证。Nitro-SoCTM 布局和布线系统也通过了认证,可以支持 TSMC 的 12FFC 工艺技术。
 
TSMC 设计基础架构营销部高级总监 Suk Lee 说道:“TSMC 很荣幸与 Mentor 展开密切合作,Mentor 为工具流程提供了更多功能,以便支持我们的全新 12nm 和 7nm FinFET   Plus 工艺,从而继续增加其对 TSMC 生态系统的价值。多年以来,Mentor 一直都是我们的战略合作伙伴,西门子承诺继续在 Mentor 的电子设计自动化 (EDA) 技术领域进行投资,我们也期望帮助双方的共同客户向市场推出更加令人惊叹的全新 IC 创新产品。”
 
适用于 TSMC 12nm 和 7nm FinFET Plus 的 Mentor Calibre nmPlatform
Mentor 针对 TSMC最新版本的 12nm 和 7nm FinFET Plus 工艺,增强了 Calibre nmDRC™ 和 Calibre nmLVS™ 工具的功能。Mentor 与 TSMC 携手合作,不仅确保适当的覆盖率,还优化了设计套件的运行速度。此外,TSMC 和 Mentor 还展开了合作,以便双方的共同客户能够了解 Calibre 设计规则检查 (DRC) 和多重曝光软件方面的极紫外 (EUV) 光刻要求。
 
Calibre xACT™ 寄生参数提取工具也通过了 TSMC 的 12nm v1.0 和最新版本 7nm FinFET Plus 的认证,达到了必需的精确度要求。
 
不仅 Calibre YieldEnhancer 工具获得了 TSMC 的 12nm 和 7nm FinFET Plus 工艺的认证,Mentor 和 TSMC 还联手提供了增强使用模型,旨在优化填充运行时间,通过工程变更指令填充 (ECO Fill) 来最大程度地减少形状移除,使用“随时填充”方法确保所有层之间的一致性。
 
Calibre PERC™ 可靠性平台是适用于 IP 和全芯片可靠性分析的验证解决方案。对于当今复杂密集的芯片设计而言,点对点和电流密度可靠性检查是至关重要的,但要在大型 12nm 和 7nm FinFET Plus 设计上完成这些检测,必须具备可扩展性。TSMC 和 Mentor 共同协作,实现了 Calibre PERC 解决方案,充分利用全新的多 CPU 运行功能,让共同客户能够更快地发现和解决他们设计中的全芯片可靠性问题。
 
适用于 TSMC 12nm 和 7nm FinFET Plus 的 Mentor AFS 平台
AFS 平台,包括 AFS Mega 电路仿真器,获得了 TSMC 的 12nm 和 TSMC 7nm FinFET Plus 工艺的认证。AFS 平台支持面向移动和 HPC 应用的 TSMC 设计平台的所有必需功能。全球领先的半导体公司的模拟、混合信号和射频 (RF) 设计团队均使用 AFS 平台对采用最新 TSMC 技术的芯片进行验证,并从中大获裨益。
 
适用于 TSMC 12nm 的 Mentor Nitro-SoC
Mentor 的 Nitro-SoCTM 布局布线系统获得了 TSMC 的 12nm 工艺的认证。除了支持 12nm 工艺规则之外,Mentor 还增强了 Nitro-SoC 的内核引擎,以满足这种高密度、高能效工艺的全新标准单元架构要求和设计规则。这使得 Mentor 能够为 12nm 节点提供数字实施流程。
 
Mentor 副总裁兼 Design to Silicon 事业部总经理 Joe Sawicki 说道:“Mentor 非常荣幸能够成为 TSMC 生态系统的重要组成部分。今年,TSMC 和 Mentor 联手提供了众多解决方案,继续为共同客户提供多种设计方法,以促进移动、高性能计算、汽车、物联网、可穿戴设备市场的 IC 创新。”
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
三星“故意为之”侵犯大学专利,赔偿金高达4亿美元

德克萨斯州联邦陪审团日前作出一项裁决,三星电子因侵犯韩国技术学院(Korea Advanced Institute of Science and Technology)一项专利技术,为此需向后者支付高达4亿美元的赔偿。

FD-SOI和FinFET晶体管已经量产,但问题犹在
FD-SOI和FinFET晶体管已经量产,但问题犹在

在半导体行业中,FD-SOI和FinFET晶体管技术已实现量产,IC制造商正深入开拓这两项技术以进一步提高性能,满足各种客户的特殊技术和经济需求。

模拟电路设计面对的新挑战
模拟电路设计面对的新挑战

模拟设计从来都不容易。工程师们可以把整个职业生涯都花在锁相环(PLL)上,因为要让它们正确,就需要深入了解电路的功能,包括它们在不同的制程边界和不同的制造工艺中的响应。

保持FinFET和FD-SOI双工艺路线图给格罗方德带来了什么
保持FinFET和FD-SOI双工艺路线图给格罗方德带来了什么

近日举办的Imec技术论坛上,格罗方德的CTO Gary Patton发表了题为“实现互联智能 - 技术创新:促进智慧未来的推动者”的演讲,在聆听演讲之后,我有幸采访到了Gary Patton。下面,我将在本篇文章中分享关于这次演讲和采访的关键信息。

一文读懂CMOS/FinFET/SOI/GaN工艺技术
一文读懂CMOS/FinFET/SOI/GaN工艺技术

真空管的发明是电子工业发展的重要动力。但是,在第二次世界大战之后,由于需要大量的分立元件,设备的复杂性和功耗显着增加,而设备的性能却不断下降,其中一个例子是波音B-29,由300~1000个真空管组成。

更多资讯
【巅峰让利】捷多邦PCB工厂板费大减 工程费大降

2018年以来,捷多邦三大PCB工厂锐意进取,成果有目共睹。坪山厂根基牢固,惠州厂继续高歌猛进,沙井厂也在行业崭露头角。

针对DDR2-800和DDR3的PCB信号完整性设计
针对DDR2-800和DDR3的PCB信号完整性设计

本文章主要涉及到对DDR2和DDR3在设计印制线路板(PCB)时,考虑信号完整性和电源完整性的设计事项,这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数,特别是4层板的情况下的相关技术,其中一些设计方法在以前已经成熟的使用过。

Harwin扩展高牢固性表面贴装3点PCB插槽系列应用范围

高可靠性连接器供应商Harwin宣布进一步扩展其Sycamore Contact产品,该系列产品最初只能涵盖1和1.5毫米直径的接线引脚,但现在已经可覆盖0.80至1.90毫米的引脚尺寸。

东山精密拟19亿收购FLEX下属PCB业务

6月12日,东山精密披露,公司拟以现金方式向纳斯达克上市公司FLEX收购其下属的PCB(印制电路板)制造业务相关主体,合称为Multek,对此,东山精密表示,此次交易的达成将有助于公司扩大在海外市场的业务覆盖,进一步完善国际化布局。

明导举办PCB系统论坛 推DRC工具缩短开发时间

长久以来,PCB的开发一直受到设计时间、成本控制的限制。近年来,更由于各种复杂设计的装置纷纷推出,为各类的PCB设计验证带来挑战。

电路方案