Mentor扩展解决方案以支持TSMC 7nm FinFET Plus和 12nm FinFET工艺技术

2017-09-21 09:17:00 来源:EEFOCUS
标签:
Mentor, a Siemens business 今日宣布 Mentor Calibre® nmPlatform 和 Analog FastSPICE™ (AFS™) Platform 获得 TSMC 12nm FinFET Compact Technology (12FFC) 和最新版本 7nm FinFET Plus 工艺的认证。Nitro-SoCTM 布局和布线系统也通过了认证,可以支持 TSMC 的 12FFC 工艺技术。
 
TSMC 设计基础架构营销部高级总监 Suk Lee 说道:“TSMC 很荣幸与 Mentor 展开密切合作,Mentor 为工具流程提供了更多功能,以便支持我们的全新 12nm 和 7nm FinFET   Plus 工艺,从而继续增加其对 TSMC 生态系统的价值。多年以来,Mentor 一直都是我们的战略合作伙伴,西门子承诺继续在 Mentor 的电子设计自动化 (EDA) 技术领域进行投资,我们也期望帮助双方的共同客户向市场推出更加令人惊叹的全新 IC 创新产品。”
 
适用于 TSMC 12nm 和 7nm FinFET Plus 的 Mentor Calibre nmPlatform
Mentor 针对 TSMC最新版本的 12nm 和 7nm FinFET Plus 工艺,增强了 Calibre nmDRC™ 和 Calibre nmLVS™ 工具的功能。Mentor 与 TSMC 携手合作,不仅确保适当的覆盖率,还优化了设计套件的运行速度。此外,TSMC 和 Mentor 还展开了合作,以便双方的共同客户能够了解 Calibre 设计规则检查 (DRC) 和多重曝光软件方面的极紫外 (EUV) 光刻要求。
 
Calibre xACT™ 寄生参数提取工具也通过了 TSMC 的 12nm v1.0 和最新版本 7nm FinFET Plus 的认证,达到了必需的精确度要求。
 
不仅 Calibre YieldEnhancer 工具获得了 TSMC 的 12nm 和 7nm FinFET Plus 工艺的认证,Mentor 和 TSMC 还联手提供了增强使用模型,旨在优化填充运行时间,通过工程变更指令填充 (ECO Fill) 来最大程度地减少形状移除,使用“随时填充”方法确保所有层之间的一致性。
 
Calibre PERC™ 可靠性平台是适用于 IP 和全芯片可靠性分析的验证解决方案。对于当今复杂密集的芯片设计而言,点对点和电流密度可靠性检查是至关重要的,但要在大型 12nm 和 7nm FinFET Plus 设计上完成这些检测,必须具备可扩展性。TSMC 和 Mentor 共同协作,实现了 Calibre PERC 解决方案,充分利用全新的多 CPU 运行功能,让共同客户能够更快地发现和解决他们设计中的全芯片可靠性问题。
 
适用于 TSMC 12nm 和 7nm FinFET Plus 的 Mentor AFS 平台
AFS 平台,包括 AFS Mega 电路仿真器,获得了 TSMC 的 12nm 和 TSMC 7nm FinFET Plus 工艺的认证。AFS 平台支持面向移动和 HPC 应用的 TSMC 设计平台的所有必需功能。全球领先的半导体公司的模拟、混合信号和射频 (RF) 设计团队均使用 AFS 平台对采用最新 TSMC 技术的芯片进行验证,并从中大获裨益。
 
适用于 TSMC 12nm 的 Mentor Nitro-SoC
Mentor 的 Nitro-SoCTM 布局布线系统获得了 TSMC 的 12nm 工艺的认证。除了支持 12nm 工艺规则之外,Mentor 还增强了 Nitro-SoC 的内核引擎,以满足这种高密度、高能效工艺的全新标准单元架构要求和设计规则。这使得 Mentor 能够为 12nm 节点提供数字实施流程。
 
Mentor 副总裁兼 Design to Silicon 事业部总经理 Joe Sawicki 说道:“Mentor 非常荣幸能够成为 TSMC 生态系统的重要组成部分。今年,TSMC 和 Mentor 联手提供了众多解决方案,继续为共同客户提供多种设计方法,以促进移动、高性能计算、汽车、物联网、可穿戴设备市场的 IC 创新。”
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
中芯国际首次推出14nm工艺芯片,何时量产?

中芯国际SMIC日前发布了2018年Q3季度财报,当季营收8.5亿美元,同比增长了10.5%,净利润2655万美元,同比也增长了2.5%,但是环比Q2季度业务是下滑的,净利更是跌了一半。

新思科技Design Platform支持TSMC多裸晶芯片3D-IC封装技术

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技Design Platform全面支持TSMC WoW直接堆叠和 CoWoS®先进封装技术。Design Platform支持与3D IC参考流程相结合,帮助用户在移动计算、网络通信、消费和汽车电子等应用中部署高性能、高连接性的多裸晶芯片技术。

新思科技数字与定制设计平台通过TSMC 5nm EUV工艺技术认证

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果,旨在提供更优化的设计解决方案,加快下一代设计的发展进程。

新思科技荣获四项TSMC合作伙伴大奖

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,荣获TSMC接口IP、联合开发5nm设计基础架构、联合开发VDE云解决方案以及联合交付WoW设计解决方案共四项“2018年度合作伙伴奖”。

供电网络影响7nm工艺性能,设计自动化能帮上多大的忙?
供电网络影响7nm工艺性能,设计自动化能帮上多大的忙?

供电影响时序以及电源、热量和时序之间的依赖关系,从而导致性能下降,这些影响可能导致签核工具亦无法捕捉这种异常。7nm及更小节点的复杂交互和依赖性可能会导致芯片性能的意外下降,这种异常并非总能被签核工具捕捉到。

更多资讯
PCB设计中为什么尽量用地平面?
PCB设计中为什么尽量用地平面?

前面3篇关于去耦电容的文章引起了很多硬件工程师的兴趣,这期的直播课程中讲述了“电源、地、去耦电容”,感觉很多网友对于在PCB设计中如何处理“地”一样是一头雾水,网上太多的经验贴其实都让人消化不良,我觉得有必要对PCB上对“地”的处理再补充说明一下。

IPC最新报告显示2017年全球PCB产量实现高速增长

《2017年IPC全球PCB生产报告》已于十月底发布,报告显示PCB行业在2017年的实际增长率为13.9% ——这是自2010年行业复苏以来增长最快的一年。同时,报告详述了行业的发展现状,按照国家、地区、产品类别划分的PCB产值,以及行业趋势点评和历史数据。

捷多邦科技通过PCB生产质量管理体系认证

捷多邦科技于13日收到北京新纪源认证有限公司颁发的质量管理体系认证证书。根据相关规定,质量管理体系每3年需重新认证,此次也是捷多邦继2015年首次认证通过后进行的又一次认证,公司再次顺利通过该认证。

Mouser与SamacSys合作,为工程师提供免费的PCB足迹、示意图符号和3D模型

Mouser Partners with SamacSys to Offer Engineers Free PCB Footprints, Schematic Symbols and 3D Models

7大PCB布局原则,做好PCB设计就靠它了

元器件最好单面放置。如果需要双面放置元器件,在底层(BottomLayer)放置插针式元器件,元器件最好单面放置。

Moore8直播课堂
电路方案