Mentor宣布推出HyperLynx解决方案,可为SerDes接口提供业内首创的自动化智能通道提取

2018-02-14 13:38:33 来源:Mentor
分享到:
标签:
Mentor, a Siemens business 今日宣布推出适用于高性能设计的新型 HyperLynx® 印刷电路板 (PCB) 仿真技术,是目前业内首个支持端到端全自动的并串/串并转换电路 (SerDes) 通道验证解决方案。当今的先进电子产品需要智能化的高速设计工具,方可确保设计达到预期性能。随着 50 Gbps 的信号传输率变得愈发普遍,且以太网等协议也已实现 400 Gbps 带宽,传统方法再也无法满足当前的需求。因此,对于需要超高速性能需求的行业(例如汽车、网络、数据中心、电信以及 IoT/基于云的产品)来说,其将至关重要。
 
SerDes 指可以用于任何需要高带宽位置的接口,如 PCI Express (PCIe)。不过,目前硬件工程师没有时间充分了解这些接口协议的详细信号完整性要求,因此可能无法了解信号完整性 (SI) 以及 3D EM 方面的专业意见。Mentor 的新版 HyperLynx 可提供嵌入式工具特定协议通道合规,是业内首款适用于 PCB SerDes 接口的全自动验证工具。其具有 3D 导航器功能,可实现扇出和过孔等非均匀性结构的设计和 layout 优化。
 
Mentor 的客户 Sintecs 是一家总部位于荷兰的电子设计服务 (EDS) 公司,专门从事复杂的电路板设计和分析。他们开发了多板 dReDBox 项目,该项目由欧盟进行资助,是一种全新的“集装箱式数据中心”概念,采用高速链路连接,可进行分散处理并具有存储器资源 (www.dredbox.eu)。Sintecs 使用 HyperLynx DDRx 向导和新型 SerDes 合规向导,可以快速浏览可用的设计空间,从而关注于符合其产品 DDR4(以 2666 MT/s 运行)和多数 PCIe3 接口的行业标准合规指标的物理实现。新版 HyperLynx 智能通道提取工具可以实现整个通道分解的自动化以及设计任务的建模,从而缩短了 SerDes 接口的设计时间。相较于 Sintecs 之前的手动方法,从 3D 全波解析器的专业化到各通道不连续的建模,自动化通道提取所需的时间获得了大幅缩减。
 
“我们已经成功利用 HyperLynx 实现了 dReDBox 项目的“一次性”高速 DDR4 和 PCIe SerDes 接口实施,”Sintecs B.V. 董事总经理 Hans Klos 说道。“改变工作方式后,我们的硬件设计人员和 SI 工程师现可在接口设计优化阶段以及最后的接口合规验证阶段使用 SerDes 合规向导进行快速迭代。”
 
特定协议通道合规
硬件工程师可以使用新版 HyperLynx 轻松进行特定协议合规检查。该工具为 PCIe Gen3/4、USB 3.1 以及基于 COM 技术的以太网和光学实现器论坛 (OIF) 提供嵌入式协议专业技术。工程师可基于协议架构和约束轻松执行均衡优化(CTLE、FFE、DFE)。
 
“随着高速串行链路数据速率的不断提高,且受限于协议范围的均衡设置,设计具有可接受误码率的通道(受到协议范围内均衡设置的限制)需要更高的专业技术水平。拥有 Mentor 的新型自动化通道分析仪,就如同您拥有了一位专家的助力。Sign-off 前运行设计分析将能发现许多材料、过孔和传输线问题,从而可防止这些问题混入最终设计阶段,”信号完整性学院 (Signal Integrity Academy) 院长以及 Teledyne LeCroy Front Range 信号完整性实验室负责人 Eric Bogatin 说道。“并且,新型合规分析仪将为最终通道推荐符合协议约束的优化均衡设置。正因为有了这些创新,硬件工程师们终于可以踏实地睡上一觉。”
 
HyperLynx 3D Explorer
3D Explorer 可提供通道结构设计和布线前优化等功能。基于模版的 3D 结构综合可以用于差分对、BGA 扇出、过孔配置以及串联阻塞电容器等等。
 
获取产品
采用自动化 SerDes 通道验证的新版 HyperLynx 将于 2018 年 2 月底上市。
 
 
 
 
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
利用便携式激励提高SoC开发生产率

凭借可复用设计 IP 的开发、部署和可扩展性优势,半导体行业的生产率获得了显著提升。凭借可复用验证 IP 的开发、部署和可扩展性优势,EDA 行业的生产率也获得了显著提升。SoC 开发流程中依然存在一个瓶颈,而造成这一瓶颈的原因是无法在不同设计范围和验证引擎中复用验证激励。

抖动测试、波形测试、眼图测试,三种常用信号完整性测试方法详解

信号完整性的测试手段主要可以分为三大类,下面对这些手段进行一些说明。

牢记这100条有关信号完整性的经验规则,面试、工作妥妥的

信号上升时间约是时钟周期的10%,即1/10x1/Fclock。例如100MHZ 使中的上升时间大约是1NS.

Mentor赞助高级CMOS技术冬季大师班

Mentor,A Siemens Business今天宣布赞助高级CMOS 技术冬季大师班。高级 CMOS 技术冬季大师班由 IEEE 电路与系统学会(CASS)和 IEEE 固态电路学会(SSCS)共同举办。

中国EDA:由点突破,支持本土公司;并购整合,服务全产业链

目前,全球EDA工具市场被三大巨头瓜分,Synopsys、Cadence、Mentor三巨头拥有大部分EDA工具市场份额。

更多资讯
Mentor宣布推出HyperLynx解决方案,可为SerDes接口提供业内首创的自动化智能通道提取

今日宣布推出适用于高性能设计的新型 HyperLynx® 印刷电路板 (PCB) 仿真技术,是目前业内首个支持端到端全自动的并串/串并转换电路 (SerDes) 通道验证解决方案。

PCB设计之那些你必须要掌握的设计要领
PCB设计之那些你必须要掌握的设计要领

在设计中,布局是一个重要的环节。布局结果的好坏将直接影响布线的效果,因此可以这样认为,合理的布局是PCB设计成功的第一步。

学会这六大技巧,PCB原理图传递到版图简直小case!

将PCB原理图传递给版图(layout)设计时需要考虑的六件事。提到的所有例子都是用Multisim设计环境开发的,不过在使用不同的EDA工具时相同的概念同样适用哦!

PCB元月大丰收,悍将牧德、联茂、巨橡冲新高

PCB元月丰收,三悍将冲新高。据报道,印刷电路板(PCB)厂元月营收受惠涨价、年前备货效应带动,材料商、铜箔等厂表现相对亮眼。

为什么要进行阻抗匹配?
为什么要进行阻抗匹配?

电子行业的工程师经常会遇到阻抗匹配问题。什么是阻抗匹配,为什么要进行阻抗匹配?本文带您一探究竟!

Moore8直播课堂
电路方案