SM3算法简介和SM3算法的FPGA设计与实现

2018-10-09 16:27:20 来源:21ic
标签:

 

Hash函数是密码学中最基本的模块之一,在密码学中扮演着极其重要的角色,广泛应用于数字签名、消息鉴别和伪随机数生成器等领域,是近几年密码学研究的热点领域[1]。

 

Hash函数是将任意长度的信息通过算法变成固定长度的输出,且这个变换过程是不可逆的。Hash函数的不可逆特性使得攻击者不能通过Hash值推出任何部分的原始信息。因为对于原始信息中的任意一个比特数据发生改变,其Hash值都将发生明显变化。此外,Hash函数还具有碰撞约束性,即不能找到一个输入使其输出结果等于一个已知的输出结果,或者不能同时找到两个不同的输入使其输出结果完全一致。正是这些特性,使得Hash值可以用来验证信息是否被修改。


1 SM3算法简介

为了满足电子认证服务系统等应用需求,国家密码管理局于2010年12月发布了SM3密码Hash算法。该算法适用于商用密码应用中的数字签名和验证、消息认证码的生成与验证以及随机数的生成,可满足多种密码应用的安全需求。SM3算法能够对任何小于264 bit的数据进行计算,输出长度为256 bit的Hash值。

 

SM3算法包括预处理、消息扩展和计算Hash值三部分。预处理部分由消息填充和消息分组两部分组成。首先将接收到的消息末尾填充一个“1”,再添加k个“0”,使得填充后的数据成为满足Length=448 mod 512 bit的数据长度,再在末尾附上64 bit消息长度的二进制表示数,然后将消息分成512 bit的子块,最后将每个512 bit的消息子块扩展成132个字W0,W1,…,W67,W0′,W1′,…,W63′用于Hash值的计算。SM3算法计算流程图如图1所示。

 

 

SM3算法的Hash运算主要是在压缩函数部分,压缩函数共包含64轮,每轮包括12步运算,64轮循环计算结束后,再将计算结果与输入到本轮计算的初始数据进行异或运算,即上一次Hash运算的Hash值输出Hi与输入到本轮计算的初始数据异或得到本次Hash值输出Hi+1。Hn即为最终的Hash值,H0为设计者提供的初始值IV。


2 Hash算法的硬件实现策略

在通过FPGA编程实现Hash算法过程中,提高吞吐量以及减少硬件资源占用是衡量硬件实现算法的重要指标,高效率、低功耗以及面积优化设计都是FPGA设计中最受关注的方面。目前为止,Hash算法的FPGA实现策略大致有以下4种方式[1-2],如图2所示。

 

 

(1)迭代方式:该方式将单步运算的结果重新反馈到输入端,在节约硬件资源的同时造成了较大的时延,虽然效率较低,但比较实用。


(2)循环展开方式:该方式根据算法的具体特性,将多步运算合并成单步运算,以加大并行运算规模的方式来提高单步运算的效率。


(3)流水线方式:该方式将所有单步运算全部在时钟的控制下予以实现,每个时钟均有输出。全流水线时的吞吐量达到最高,但是硬件资源消耗相当大。由于Hash函数的运算特点,该方式很少在实际中使用。


(4)混合方式:该方式实现的算法能在面积和速度上取得平衡。


3 SM3算法的FPGA实现

由于SM3算法消息扩展部分的软硬件实现的效率相差不大,因此本文着重讨论该算法的计算部分在FPGA上的两种实现方式。

 

3.1 迭代方式

由于SM3算法的每轮计算过程大致相同,因此可以采用迭代方式实现。实现过程中,将存放常数Tj和IV的常量矩阵利用ROM结构实现。分析SM3算法的消息扩展和压缩函数的计算过程与特点可以看出,预先通过组合逻辑计算全部W0,W1,…,W67,W0′,W1′,…,W63′的值需要消耗大量的硬件资源。而在每轮的压缩函数计算过程中,只需使用相应的一组Wj和Wj′,因此便无需预先将W0,W1,…,W67,W0′,W1′,…,W63′值全部计算出来,可以利用时钟的控制,在每次运算压缩函数之前,预先计算将要被使用的一组Wj和Wj′,显然这将使获得每轮压缩函数运算结果消耗2个时钟周期。加上初始值的输入、明文输入以及Hash结果输出共消耗的3个时钟周期,采用迭代方式进行一次SM3算法需要消耗1+1+1+64×2=131个时钟周期。

 

3.2 循环展开方式

仔细分析SM3算法的运算过程及迭代方式实现SM3算法的设计过程可知,时间主要耗费在消息扩展和压缩函数的计算上[3]。在SM3算法的迭代方式实现中,每轮压缩函数的运算和消息扩展运算中均需消耗一个时钟周期,尤其是在进行消息扩展过程中,每组Wj和Wj′计算量都比较小,利用一个时钟周期去进行运算实在过于浪费。如果在一个时钟周期里进行两组Wj和Wj′的计算,同时把一个时钟中本来只进行一轮压缩函数的运算也增加到两轮,这样不仅能更充分地利用一个时钟周期提高计算速度,而且整个SM3算法核心运算过程的时钟消耗也将缩短到64个时钟周期。


3.3 FPGA实现结果

本文采用Altera公司Stratix II系列的EP2S90F1508C3芯片,以Quartus II 8.1为开发环境[4],采用硬件描述语言VHDL进行SM3算法的FPGA实现。SM3算法实现的整体结构可分为库函数模块和主程序模块两大模块[1,5]。在SM3算法库函数模块中定义了6个左循环移位函数ROL7、ROL9、ROL12、ROL15、ROL19、ROLk和4个函数FF、GG、P0、P1,均用组合逻辑资源实现,常数Tj和IV的常量矩阵利用ROM结构实现。主程序中定义了实体端口(如图3所示),编译生成的模块图如图4所示。用状态机对运算过程进行控制,SM3算法的主程序中包含了s00、s01、s02、s03、s04和s05 6个状态。

 

 

以2010年12月国家密码管理局发布SM3算法所附录的运算示例中提供的数据为标准,将实验仿真所得到的计算数据与该标准进行对照,对于一个512 bit分组和两个512 bit分组,采用迭代方式实现和采用循环展开方式实现均计算出了正确的Hash值“66c7f0f4 62eeedd9 d1f2d46b dc10e4e2 4167c487 5cf2f7a2 297da02b 8f4ba8e0”和“debe9ff9 2275b8a1 38604889 c18e5a4d 6fdb70e5 387e5765 293dcba3 9c0c5732”。实验仿真结果分别如图5~图8所示。

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
从FPGA到ACAP,“万能芯片” 的华丽转身
从FPGA到ACAP,“万能芯片” 的华丽转身

FPGA被誉为“万能芯片”,能量就只有这么一点?当然不是的,目前FPGA在数据中心领域已经得到认可,加速卡解决方案成为数据中心的首选。而人工智能通过深度学习算法在认知智能和推理智能上遇到难题,擅长推理的FPGA被寄予厚望。

基于SRAM工艺FPGA的保密性问题

在现代电子系统设计中,由于可编程逻辑器件的卓越性能、灵活方便的可升级特性,而得到了广泛的应用。

如果使用FPGA配合DSP来提升安全能力?

对于基于数字信号处理器(DSP)的设计,如果DSP没有足够的安全能力,便特别容易受到入侵。在许多应用中,如果使用FPGA以作配合来卸载DSP的部分工作,便可以轻易实施先进的安全功能。

详细分析CORDIC算法的原理及其FPGA实现方法

在无线电接收机系统中,由于会受到发射机运动、接收机运动和标准频率随时间动态变化等因素的影响,其接收机接收信号往往会发生频率偏移,因而需要进行频偏校正。在扩频通信系统中,频偏校正电路能消除中频偏移对接收机扩频码的捕获以及数据解调性能的影响,从而提高接收机的性能。

Arm联手赛灵思FPGA提供免费的Cortex-M处理器,助力开发人员拓展设计边界

Arm宣布与赛灵思携手合作,通过Arm DesignStart项目将Arm Cortex-M处理器的优势带入FPGA项目开发,助力嵌入式开发人员快速、免费、方便地获取成熟的Arm IP。

更多资讯
各类阻水、防水型数字电缆应用简介

本文主要介绍了目前综合布线市场上使用比较多的各类阻水、防水型数字电缆,并简单阐述了该类产品的工艺设计、电气性能特点和生产过程中关键制造技术的控制。

PCB设计工程师不得不知的法则

尽管目前半导体集成度越来越高,许多应用也都有随时可用的片上系统,同时许多功能强大且开箱即用的开发板也越来越可轻松获取,但许多使用案例中电子产品的应用仍然需要使用定制PCB。在一次性开发当中,即使一个普通的PCB都能发挥非常重要的作用。

印刷电路板上被动组件的隐藏行为和特性

传统上,EMC一直被视为「黑色魔术(black magic)」。其实,EMC是可以藉由数学公式来理解的。不过,纵使有数学分析方法可以利用,但那些数学方程式对实际的EMC电路设计而言,仍然太过复杂了。幸运的是,在大多数的实务工作中,工程师并不需要完全理解那些复杂的数学公式和存在于EMC规范中的学理依据

知道这些测试术语,你才敢真的说懂PCB

提交验收的产品尚未经受任何条件处理,在正常大气条件下机械试验时阿状态

软硬兼修讲解STM32从原理图PCB到移植RTOS

2010年,我在华为时,暂时脱产去参与招聘工作;为了为本部门招聘更多的人,争夺HC号(招聘入职的名额),所以非常卖力的希望每个来面试的,符合硬杠杠的面试者都能通过层层面试。

Moore8直播课堂