Verilog HDL基础之:实例5 交通灯控制器

2013-08-21 15:41:45 来源:EEFOCUS
标签:

 

实例的内容及目标

1.实例的主要训练内容

本实例通过Verilog HDL语言设计一个简易的交通等控制器,实现一个具有两个方向、共8个灯并具有时间倒计时功能的交通灯功能。

 

2.实例目标

通过本实例,读者应达到下面的目标。

  • 掌握Verilog设计一个交通等控制器的方法。
  • 初步掌握Verilog语言的设计方法。

 

原理简介

交通灯是城市交通中不可缺少的重要工具,是城市交通秩序的重要保障。本实例就是实现一个常见的十字路口交通灯功能。读者通过学习这个交通灯控制器,可以实现一个更加完整的交通灯。例如实现实时配置各种灯的时间,手动控制各个灯的状态等。

 

一个十字路口的交通一般分为两个方向,每个方向具有红灯、绿灯和黄灯3种,另外每个方向还具有左转灯,因此每个方向具有4个灯。

 

这个交通灯还为每一个灯的状态设计了倒计时数码管显示功能。可以为每一个灯的状态设置一个初始值,灯状态改变后,开始按照这个初始值倒计时。倒计时归零后,灯的状态将会改变至下一个状态。

 

值得注意的是,交通灯两个方向的灯的状态是相关的。也就是说,每个方向的灯的状态影响着另外一个方向的灯的状态,这样才能够协调两个方向的车流。如果每个方向的灯是独立变化的,那么交通灯就没有了意义。

 

如表1所示是两个方向(假设为A,B方向)灯的状态的对应情况。

表1                                              交通灯两个方向灯状态对应表

方向A

方向B

红灯亮

黄灯亮或绿灯亮

直行绿灯亮

红灯亮

黄灯亮

红灯亮

左转灯

红灯亮

 

在实际的交通系统中,直行绿灯、左转绿灯和红灯的变化之间都应该有黄灯作为缓冲,以保证交通的安全。因此假如我们假设方向A的黄灯亮的时间持续5s,直行绿灯灯亮的时间持续40s,左转灯灯亮的时间持续15s,则方向B红灯灯亮的时间持续为(直行绿灯+黄灯+左转绿灯+黄灯)所消耗的时间,一共为65s。

 

同样假设方向B黄灯亮的时间持续5s,直行绿灯灯亮的时间持续30s,左转灯灯亮的时间持续15s,则方向B红灯灯亮的时间持续为(直行绿灯+黄灯+左转绿灯+黄灯)所消耗的时间,一共为55s。

 

具体时间参数的设定读者可以根据需要进行修改,但是一定要保证两个方向的灯的状态符合表1的要求。

 

代码分析

下面给出交通灯控制器的Verilog HDL源代码,首先介绍交通灯端口信号的定义及说明,读者可以通过这些端口将此交通灯模块实例化至自己的工程设计中。

  • CLK:同步时钟。
  • EN:使能信号,为高电平时,控制器开始工作。
  • LAMPA:控制A方向4盏灯的状态;其中,LAMPA0~LAMPA3分别控制A 方向的左拐灯、绿灯、黄灯和红灯。
  • LAMPB:控制B方向4盏灯的状态;其中,LAMPB0~LAMPB3分别控制B 方向的左拐灯、绿灯、黄灯和红灯。
  • ACOUNT:用于A方向灯的时间显示,8位,可驱动两个数码管。
  • BCOUNT:用于B方向灯的时间显示,8位,可驱动两个数码管。

 

下面是交通灯的Verilog HDL源代码及说明。

 

module traffic(CLK,EN,LAMPA,LAMPB,ACOUNT,BCOUNT);     //端口说明

     output[7:0] ACOUNT,BCOUNT;

     output[3:0] LAMPA,LAMPB;

     input CLK,EN;                                  //内部信号说明

     reg[7:0] numa,numb;                         //ACOUNT和BCOUNT的内部信号

     reg tempa,tempb;                

     reg[2:0] counta,countb;                    //方向A和方向B的灯的状态

     reg[7:0] ared,ayellow,agreen,aleft,bred,byellow,bgreen,bleft;

     reg[3:0] LAMPA,LAMPB;

    

     //设置各交通灯的持续时间初始化值,红灯的值由另一个方向的黄灯和绿灯计算得出。

     always @(EN)

          if(!EN) begin                //使能信号EN无效时,对交通灯的计数值进行初始化

               ared       <=8'd55;    //55 s , 30 + 5 + 15 + 5

               ayellow    <=8'd5;     //5 s

               agreen     <=8'd40;    //40 s

               aleft      <=8'd15;     //15 s

               bred      <=8'd65;      //65 s , 40 + 5 + 15 + 5

               byellow    <=8'd5;      //5 s

               bleft      <=8'd15;     //15 s

               bgreen     <=8'd30;     //30 s

          end

          assign ACOUNT=numa;                   //8位数码管输出

     assign BCOUNT=numb;                       //8位数码管输出

          //控制A方向4种灯的模块

     always @(posedge CLK) begin        

          if(EN) begin                         //使能有效时,交通灯开始工作

               if(!tempa) begin

                    tempa<=1;

                    case(counta)               //控制灯状态的顺序

                         0: begin              //状态0

                              numa<=agreen;    //直行绿灯亮

                              LAMPA<=2;          //输出0010

                              counta<=1;         //进入下一个状态

                         end

                         1: begin                //状态1

                              numa<=ayellow; //黄灯亮

                              LAMPA<=4;          //输出0100

                              counta<=2;         //进入下一个状态

                         end

                         2: begin                 //状态2

                              numa<=aleft;       //左转绿灯亮

                              LAMPA<=1;          //输出0001

                              counta<=3;         //进入下一个状态

                         end

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

作者简介
华清远见
华清远见

华清远见(www.farsight.com.cn)是国内领先嵌入师培训机构,2004年注册于中国北京海淀高科技园区,除北京总部外,上海、深圳、成都、南京、武汉、西安、广州均有直营分公司。华清远见除提供嵌入式相关的长期就业培训、短期高端培训、师资培训及企业员工内训等业务外,其下属研发中心还负责嵌入式、Android及物联网方向的教学实验平台的研发及培训教材的出版,截止目前为止已公开出版70余本嵌入式/移动开发/物联网相关图书。企业理念:专业始于专注 卓识源于远见。企业价值观:做良心教育、做专业教育,更要做受人尊敬的职业教育。

继续阅读
从易到难总结几种FPGA时序约束方法

从最近一段时间工作和学习的成果中,我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下:

做好FPGA设计还需要具备的其它相关硬件技能

FPGA在各个领域都是必不可少的一种硬件工具,掌握并有效使用FPGA对当代的电子设计工程师来讲是非常必要的,如前面文章曾讲过的,要做到较好的FPGA设计需要具备的基本素质

基于PXI仪器生成NTSC与PAL制式的简单彩条信号

Autotestcon 2010的主旨“45年的支持创新——以光速前进”,这个主旨对军用ATE系统是非常有意义的,因为它强调努力保持二分法的最先进的测试能力,同时需要支持传统的老技术 – 可能是几十年,像Autotestcon本身一样长久。

FPGA时序约束方法汇总,从易到难的都有

从最近一段时间工作和学习的成果中,我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下:

资深工程师介绍FPGA及其学习技巧
资深工程师介绍FPGA及其学习技巧

大学时代第一次接触FPGA至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。

更多资讯
如何使用一个DSP block实现4个11位浮点型数据乘法运算

随着深度学习的发展,为了解决更加抽象,更加复杂的学习问题,深度学习的网络规模在不断的增加,计算和数据的复杂也随之剧增。INTEL FPGA具有高性能,可编程,低功耗等特点,为AI应用加速提供了一种灵活、确定的低延迟、高通量、节能的解决方案。

PCB设计中BGA器件布局布线经验谈
PCB设计中BGA器件布局布线经验谈

SMT(Surface Mount Technology 表面安装)技术顺应了智能电子产品小型化,轻型化的发展潮流,为实现电子产品的轻、薄、短、小打下了基础。SMT技术在90年代也走向成熟的阶段。

什么?Python+FPGA!?

早年,虽然Python是一款比较容易上手的脚本语言,而且有强大的社区支持,一些非计算机专业领域的人都选它作为入门语言。遗憾的是,它不能实现一些非常底层的操控,所以在硬件领域并不起眼。

一文读懂为什么要选择 Python做机器学习

随着机器学习的兴起,Python 逐步成为了「最受欢迎」的语言。它简单易用、逻辑明确并拥有海量的扩展包,因此其不仅成为机器学习与数据科学的首选语言,同时在网页、数据爬取可科学研究等方面成为不二选择。此外,很多入门级的机器学习开发者都是跟随大流选择 Python,但到底为什么要选择 Python 就是本文的核心内容。

简谈FPGA的上电复位

大家好,博主最近有事忙了几天,没有更新,今天正式回来了。那么又到了每日学习的时间了,今天咱们来聊一聊 简谈FPGA的上电复位,欢迎大家一起交流学习。

电路方案