FPGA通过以太网与PC机通信完整方案

2014-07-30 08:54:21 来源:EEFOCUS
标签:
通信   FPGA   PC   W5300A

 

一、简介

使用以太网接口实现PCFPGA通信,相对于串口而言,具有更高的传输速度。采用以太网接口的目的在于,在一定技术要求下,实现PC机和FPGA的实时数据传输。从而可以借助PC机强大的计算能力,降低FPGA的运算负担。

 

成都浩然电子有限公司开发的网络模块HS-NM5300A,作为实现以太网通信的主要元件。模块以韩国Wiznet公司开发W5300A为关键芯片。模块一端为RJ45,通过网络交叉线与PC机相连;另一端为外部总线,与FPGA的IO相连。模块内嵌10BaseT/100BaseTX的以太网物理层,支持自动握手功能,支持固件TCP/IP协议,通信理想速率可达到50Mbps。

 

W5300A接收PC机发来的数据包,进行协议解析,并将传输的数据保存在其内部寄存器中,或者将寄存器内的数据打包封装发送到以太网上。FPGA通过外部总线,访问W5300A的寄存器,从而对W5300A进行配置、查询数据包是否到来、收取/发送通信数据等等。

 

二、FPGA与W5300A的硬件连接

FPGA与W5300A的外部总线连接如下图所示(ref:W5300_v1.2.2_english,115-115)。

 

 

FPGA和W5300的连线,我们称之为外部总线。FPGA为外部总线的主机,W5300为从机。通过外部总线,可以实现FPGA对W5300的读/写。图中DATA为十六位数据线,ADDR为10位地址线,WR为写使能,RD为读使能,CS为片选使能,INT为中断请求。

 

三、外部总线的工作时序

要使W5300正确读入/输出数据,外部总线上各信号电平应满足一定的时序要求。读时序如下图所示(ref:P120-122):

 

图中PLL_CLK为W5300A的内部时钟,频率为15OMHz。

 

图中PLL_CLK为W5300A的内部时钟,频率为15OMHz。

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
结合FPGA动态重构技术和GSM通信技术实现FPGA远程动态重构

提出了一种FPGA远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输,在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下,FPGA通过内部配置存取端口读取CF卡中新的配置数据,对可重构区进行配置以实现新的功能。

5G基站的技术演进趋势和面临的挑战

在通信行业,随着移动技术的发展以及物联网设备的接入,对于5G通信带宽的需求呈现出爆炸式的增长。如图1所示,与4G技术相比,5G数据传输的速率和网络时延提高了10倍,而传输时间间隔(TTI)却从1ms降到了0.2ms,网络的容量和基站的密度也都大幅增加。

一种基于FPGA的整数分周比实现方法

电动机是各类数控机床的重要执行部件。要实现对电动机的精确位置控制,转子的位置必须能够被精确的检测出来。光电编码器是目前最常用的检测器件。光电编码器分为增量式、绝对式和混合式。其中,增量式以其构造简单,机械寿命长,易实现高分辨率等优点,已被广泛采用。

ParaScan全新射频调谐技术解决方案

随着移动通信设备与技术的不断创新与发展,手机作为最普通的移动通信工具,其市场需求的不断扩大与竞争环境的日益成熟吸引了大批手机制造商的眼球。在无线通信3G时代的背景下,手机制造商将技术不断投入到开发能够支持更多频段和精简射频架构的手机上

先学好PCB技术才能更好学习FPGA

今天的电子技术几乎是数字逻辑的天下,虽然传感器、模拟电路等也非常重要,但从比重上来讲,无疑越来越多的处理、算法都将在数字领域实现。

更多资讯
C++中使用命名空间加作用域解析符::指定该变量

命名空间主要解决命名冲突的问题。命名空间可以存放类、对象、函数、变量、结构体等。假如要使用命名空间中的变量或者对象,那么使用using namespace来指定某个命名空间,释放该命名空间中所有的变量或对象等。

高云半导体新增两款小尺寸集成大容量DRAM的FPGA产品

中国广州,2018年9月17日,广东高云半导体科技股份有限公司(以下简称“高云半导体”)今日宣布,高云半导体小蜜蜂家族新增两款集成大容量DRAM的FPGA芯片,分别是GW1NR-LV4MG81 与 GW1NSR-LX2CQN48,其设计的初衷是实现低功率、小封装尺寸和低成本等特性。

FPGA设计要点大汇总,你都注意到了吗?

FPGA的用处比我们平时想象的用处更广泛,原因在于其中集成的模块种类更多,而不仅仅是原来的简单逻辑单元(LE)。

基于FPGA的简易电压表设计

传统的数字电压表设计通常以大规模ASIC(专用集成电路)为核心器件,并辅以少量中规模集成电路及显示器件构成。这种电压表的设计简单、精确度高,但是由于采用了ASIC器件使得它欠缺灵活性,其系统功能固定,难以更新扩展。

FPGA学习技巧分享

在学习一门技术之前我们往往从它的编程语言入手,比如学习单片机时,我们往往从汇编或者C语言入门。

Moore8直播课堂
电路方案