FPGA通过以太网与PC机通信完整方案

2014-07-30 08:54:21 来源:EEFOCUS
标签:
通信   FPGA   PC   W5300A

 

一、简介

使用以太网接口实现PCFPGA通信,相对于串口而言,具有更高的传输速度。采用以太网接口的目的在于,在一定技术要求下,实现PC机和FPGA的实时数据传输。从而可以借助PC机强大的计算能力,降低FPGA的运算负担。

 

成都浩然电子有限公司开发的网络模块HS-NM5300A,作为实现以太网通信的主要元件。模块以韩国Wiznet公司开发W5300A为关键芯片。模块一端为RJ45,通过网络交叉线与PC机相连;另一端为外部总线,与FPGA的IO相连。模块内嵌10BaseT/100BaseTX的以太网物理层,支持自动握手功能,支持固件TCP/IP协议,通信理想速率可达到50Mbps。

 

W5300A接收PC机发来的数据包,进行协议解析,并将传输的数据保存在其内部寄存器中,或者将寄存器内的数据打包封装发送到以太网上。FPGA通过外部总线,访问W5300A的寄存器,从而对W5300A进行配置、查询数据包是否到来、收取/发送通信数据等等。

 

二、FPGA与W5300A的硬件连接

FPGA与W5300A的外部总线连接如下图所示(ref:W5300_v1.2.2_english,115-115)。

 

 

FPGA和W5300的连线,我们称之为外部总线。FPGA为外部总线的主机,W5300为从机。通过外部总线,可以实现FPGA对W5300的读/写。图中DATA为十六位数据线,ADDR为10位地址线,WR为写使能,RD为读使能,CS为片选使能,INT为中断请求。

 

三、外部总线的工作时序

要使W5300正确读入/输出数据,外部总线上各信号电平应满足一定的时序要求。读时序如下图所示(ref:P120-122):

 

图中PLL_CLK为W5300A的内部时钟,频率为15OMHz。

 

图中PLL_CLK为W5300A的内部时钟,频率为15OMHz。

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
火线三兄弟:DSP 、ASIC、FPGA

在相当长的一段时间内,FPGA、ASIC、DSP三者不同的技术特征造就了它们不同的应用领域,DSP在数字信号方面是绝对的霸主,ASIC是专业定制领域的牛人,而FPGA由于其价格高、功耗大,主要用于ASIC前端验证和一些高端领域,在DSP和ASIC面前绝对属于小弟。但近10年,这小弟特别努力,提高了半导体工艺水平,降低了功耗和芯片价格

现状不容乐观的国产FPGA,该如何攻克难关?
现状不容乐观的国产FPGA,该如何攻克难关?

“芯片投入产出比不高。国内投入不断加大,但实际效果并不明显,科技研发回报周期长,投资分散,导致投入产出比被稀释;研发落后,人才短缺,市场脱节。国内外制造工艺技术差距较大,设计、生产、制造能力均落后太多,人才缺口大,能力相对偏弱,人才争夺存在恶意竞争,同时中国芯的市场接受度很低,市场上仿制兼容产品多,自主知识产权产品少,不利于长远发展。”

一文看懂波音737NG飞机天线布局

不管是军用飞机,还是民用飞机,都会有好几套通信设备。有的是和卫星联系,有的是和地面联系。不管是怎样的联系,都需要天线。就连一个小小的四旋翼无人机,也要通过GPS天线去定位。

几种最常用的串行数据传输总线(4)- 来一波生动活泼的动图
几种最常用的串行数据传输总线(4)- 来一波生动活泼的动图

前面三篇文章我们简单介绍了一下最常用的三种串行总线SPI、I2C、UART,总体来讲串行总线需要的管脚少、PCB设计的时候连线少,非常方便MCU和外设尤其是传感器之间的连接,相对于并行总线有很大的优势,可以说这三种总线已经是任何一款MCU必有的外设连接方式了。

高云半导体与山东大学微电子学院签约共建 FPGA先进设计与创新应用联合实验室

中国广州,2018年11月6日,国内领先的现场可编程逻辑器件供应商—广东高云半导体科技股份有限公司宣布与山东大学微电子学院签约共建FPGA先进设计与创新应用联合实验室(Union Lab. of FPGA Advanced Design& Innovation Application,GOWIN-SDU)

更多资讯
学习ARM裸机,概念性和基础性知识必须要掌握

学习ARM裸机,是一件复杂事情,入门的概念性和基础性知识必须要了解到,以便于后面的知识的理解。

如何系统地入门学习stm32?

不要去学STM32。我不是说STM32不好,而是这种为了学习单片机而去学习单片机的思路不对。

Elastic开源成功举办中国开发者行业权威技术大会

Elasticsearch,作为全球最流行的数据搜索与实时分析引擎,于11月10日在深圳金茂万豪酒店召开了2018 Elastic中国开发者大会2018(2018 Elastic China Developers Conference),并邀请亚太和中国核心团队及众多客户,合作伙伴,众多开发者参与会议、分享经验,参会人员超过600人。

一文看懂VHDL和Verilog有何不同

当前最流行的硬件设计语言有两种,即 VHDL 与 Verilog HDL,两者各有优劣,也各有相当多的拥护者。VHDL 语言由美国军方所推出,最早通过国际电机工程师学会(IEEE)的标准,在北美及欧洲应用非常普遍。

编写RTL一定要注意zero-delay(零延时)组合逻辑

编写RTL,如果不注意,可能会写出zero-delay(零延时)的组合逻辑,也就是组合逻辑的输出,直接反馈到组合逻辑的输入上。如下图中组合逻辑,就是零延时的组合逻辑。

Moore8直播课堂
电路方案