FPGA和DDS在信号源中的应用

2015-06-02 08:34:31 来源:互联网
分享到:
标签:

 

1引言

DDS同DSP(数字信号处理)一样,是一项关键的数字化技术。DDS是直接数字式频率合成器(DirectDigitalSynthesizer)的英文缩写。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。在各行各业的测试应用中,信号源扮演着极为重要的作用。但信号源具有许多不同的类型,不同类型的信号源在功能和特性上各不相同,分别适用于许多不同的应用。目前,最常见的信号源类型包括任意波形发生器,函数发生器,RF信号源,以及基本的模拟输出模块。信号源中采用DDS技术在当前的测试测量行业已经逐渐称为一种主流的做法。但DDS专用器件价格较贵,输出波形单一,使用受到一定限制,特别不适合于输出波形多样化的应用场合。随着高速可编程逻辑器件FPGA的发展,电子工程师可根据实际需求,在单一FPGA上开发出性能优良的具有任意波形的DDS系统,极大限度地简化设计过程并提高效率。本文在讨论DDS的基础上,介绍利用FPGA设计的基于DDS的信号发生器。

2 DDS技术工作原理

一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分(如Q2220)。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码;而相位累加器根据频率控制码在每个时钟周期内进行相位累加,得到一个相位值;正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。DDS信号发生器,主要由相位累加器、相位寄存器、波形存储器、D/A转换器和模拟低通滤波器组成如图1所示。fR为参考时钟,K为输入频率控制字,其值与输出频率相对应,因此,控制输入控制字K,就能有效控制输出频率值。通常情况下,K值由控制器写入。



图1 DDS信号发生器组成原理图


由图1可知,在参考时钟fR的控制下,频率控制字K与相位寄存器的输出反馈在相位累加器中完成加运算,并把计算结果寄存于相位寄存器,作为下一次加运算的一个输入值。相位累加器输出高位数据作为波形存储器的相位抽样地址值,查找波形存储器中相对应单元的电压幅值,得到波形二进制编码,实现相位到电压幅值的转变。波形二进制编码再通过D/A转换器,把数字信号转换成相应的模拟信号。低通滤波器可进一步滤除模拟信号中的高频成分,平滑模拟信号。在整个过程中,当相位累加器产生一次溢出时,DDS系统就完成一个周期输出任务。频率控制字K与输出波形频率的函数表达关系式为:

f0=(K/2N)fR(1)

式中,K为频率控制字;fR为参考时钟,N为累加器的位宽值。

当K=l时,可得DDS的最小分辨率为:

fmin=fR/2(2)

为了得到较小分辨率,在实际工程设计中,N一般取得较大值,该系统是N取32位设计的。

3关键器件选型

本设计所用到的关键器件主要是可编程逻辑器件(FPGA)和D/A转换器。考虑设计成本等因素,FPGA采用Altera公司的低成本Cyclone系列EPlC6Q240C8.该器件采用逻辑阵列模块(LAB)和查找表(LUT)结构,内核采用1.5 V电压供电,是低功耗元件。此外,Cyclone系列EPlC60240C8内部资源丰富,其内部内嵌5 980个逻辑单元(LE),20个4 KB双口存储单元(M 4 KB RAM block)和92 160 bit普通高速RAM等资源,因此,能较好满足该系统设计要求。而D/A转换器则采用National Semiconductor公司的DAC0832.

4 DDS的FPGA实现

4.1相位累加器与相位寄存器的设计

VerilogHDL是一种硬件描述语言(HDL:HardwareDiscriptionLanguage),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是目前世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。

相位累加器与相位寄存器主要完成累加,实现输出波形频率可调功能。利用Quartus II可编程逻辑器件系统开发工具进行设计。首先,打开Quartus II软件,新建一个工程管理文件,然后在此工程管理文件中新建一个Verilog HDL源程序文件,并用硬件描述语言Verilog HDL编写程序实现其功能。在设计过程中,可在一个模块中描述。一个参考的Verilog HDL程序如下:


4.2基于1/4波形的存储器设计

为了提高系统的分辨率和降低FPGA资源的利用率,采用基于1/4波形的存储器设计技术。利用正弦波对称性特点,只要存储[O~π/2]幅值,通过地址和幅值数据变换,即可得到整个周期内的正弦波,其设计原理如图2所示。
 



图2 1/4波形的存储器件设计原理框图


用相位累加器输出高2位,作为波形区间标志位。当最高位与次高位都为"0"时,表示输出正弦波正处在[0~π/2]区间内,这时,地址与输出数据都不需要变换;当最高位为"0",次高位为"l"时,输出正弦波正处在[π/2~π]区间内,这时,地址变换器对地址进行求补操作,而输出数据不变;当最高位为"l",次高位为"0"时,输出正弦波正处在[π~3π/2]区间内,这时,地址不变,而输出变换器对输出数据进行求补操作;当最高位与次高位都为"l"时,输出正弦波正处在[3π/2~2π]区间内,这时,地址和输出数据都进行求补操作。

5 D/A转换电路

数据转换器输出的数据是数字形式的电压值,为实现数字电压值与模拟电压值之间的转换,系统还专门设计D/A转换电路,其D/A转换电路原理图如图3所示。



图3 D/A转换电路

 

 

继续阅读
想让机器人更智能,就教它FPGA和CPU开发
想让机器人更智能,就教它FPGA和CPU开发

能够暴力弹跳的复杂机械装置?各类价格昂贵的传感器?或像EVE那样以萌神外形征服世界?

如何利用FPGA进行时序分析设计
如何利用FPGA进行时序分析设计

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。对于时序如何用FPGA来分析与设计,本文将详细介绍。

轻松击破基于SRAM的FPGA,黑客破解MCU招式不要太多
轻松击破基于SRAM的FPGA,黑客破解MCU招式不要太多

这篇文章是俄国人Sergei P.Skorobogatov就读英吉利剑桥大学之博士论文,讲解了各种MCU的攻防技术,堪称一部小百科全书。对于志在研究MCU防护的筒子,能给你很多参考思路:但对于想当黑客的人,我们对后果概不负责。

Achronix的eFPGA距离成为FPGA领域的ARM还差几步?
Achronix的eFPGA距离成为FPGA领域的ARM还差几步?

一种可能改变FPGA游戏规则的产品已经出现,那就是嵌入式FPGA(eFPGA),这种产品也许会上面的预测数据出现更大改观。“我们在去年推出的Speedcore嵌入式加速器FPGA IP产品具有超高带宽和超低延迟的特点,更适用于硬件加速器这一市场。有赖于采用这一产品的客户今年将实现量产,Achronix公司今年的营收将超过1亿美元。”

英伟达GPU笑傲AI芯片江湖,三大类芯片都有搏一搏的机会?
英伟达GPU笑傲AI芯片江湖,三大类芯片都有搏一搏的机会?

我认为相关的市场主要可分成三大类。第一类是Data Center(Cloud)中用于training和inference的专用芯片或者FPGA(非GPU/CPU芯片)。第二类是需要较强智能的终端芯片(面向手机,安防监控,无人机,机器人,自动/辅助驾驶,VR/AR等),或许可以叫“泛手机终端芯片”。

更多资讯
Synopsys的完整CCIX IP解决方案支持高性能云计算SoC实现缓存一致性

新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)日前宣布:即日起推出整套DesignWare® CCIX IP解决方案,该解决方案包括控制器、PHY和验证IP,提供高达25Gbps的数据传输速度并支持高性能云计算应用实现缓存一致性。

Achronix的2017年营业收入将比上年增长7倍并将超过1亿美元

Achronix Semiconductor公司(Achronix Semiconductor Corporation)今日宣布:其2017年的营业收入将比上年增长7倍并将超过1亿美元。Achronix的超快速成长主要来自于其Speedster22i系列现场可编程门阵列(FPGA)产品的销售,以及其Speedcore 嵌入式FPGA

Lattice这只到嘴的鸭子要飞,美国又要对中资收购说不?

美国政府正在衡量半导体芯片公司Lattice的出售是否会对美国的国家安全产生影响。尤其是在这笔收购的买方,虽然是一家硅谷的私募股权公司,但是这笔交易的背后却是来自于北京的资本。

莱迪思新一代FPGA将采用FD-SOI工艺以强化差异化竞争

可编程逻辑或者说FPGA(现场可编程门阵列)的发展出现两极化,一种是大而全,一种是小而美。莱迪思(Lattice)半导体走上了后面一条路,追求低功耗、小尺寸和低成本。在2015年购入Silicon Image以后,莱迪思又具备了主要面向视频应用的有线与无线连接技术。如今,籍由可编程逻辑、视频互连以及毫米波技术组成的智能互联解决方案三驾马车

莱迪思ECP5™ FPGA助力实现低功耗网络边缘嵌入式视觉系统

莱迪思半导体公司(NASDAQ: LSCC),客制化智能互连解决方案市场的领先供应商,今日宣布旗下ECP5 FPGA解决方案已被应用于智能监控和汽车领域中的网络边缘嵌入式视觉应用。

微话题

第三届“工程师节”

心动指数爆表的礼品 ……
Moore8直播课堂
STM32快速开发笔记——随机数发生器之RNG

STM32快速开发笔记——随机数发生器之RNG

2017-06-25 21:00:00
以前,嵌入式MCU功能简单、种类较少,软件开发起来相对容易,而今天,MCU功能强大、种类繁多,软件中实现的功能也要比以前更多更复杂。该系列课程,针对基于ARM的STM32 MCU,将利用STM32cu
恩智浦技术日直播——数字网络解决方案

恩智浦技术日直播——数字网络解决方案

2017-06-28 09:00:00
MAPS开发套件、S32K144、LPC54110,NXP的这场直播除了干货外还有超多福利放送!据美国知名分析机构IHS预测,2020年,全球物联网设备将达到307亿。如此爆发性的增长对物联网设备开发
深度学习单层网络系统的构建

深度学习单层网络系统的构建

2017-07-01 20:00:00
鉴于在深度学习加速方面的独特优势,FPGA已成为眼下最受关注的深度学习加速芯片。而Intel收购FPGA厂商Altera、亚马逊、腾讯、阿里等先后推出FPGA公有云,更使得“FPGA+深度学习”应
STM32快速开发笔记——循环冗余校验之CRC

STM32快速开发笔记——循环冗余校验之CRC

2017-07-02 21:00:00
以前,嵌入式MCU功能简单、种类较少,软件开发起来相对容易,而今天,MCU功能强大、种类繁多,软件中实现的功能也要比以前更多更复杂。该系列课程,针对基于ARM的STM32 MCU,将利用STM32cu
深度学习基本单元(2D卷积模块)的FPGA实现

深度学习基本单元(2D卷积模块)的FPGA实现

2017-06-24 20:00:00
鉴于在深度学习加速方面的独特优势,FPGA已成为眼下最受关注的深度学习加速芯片。而Intel收购FPGA厂商Altera、亚马逊、腾讯、阿里等先后推出FPGA公有云,更使得“FPGA+深度学习”应