FPGA开发外设子板模块电路设计详解

2015-06-08 08:36:32 来源:互联网
分享到:
标签:

 

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA的开发相对于传统PC、单片机的开发有很大不同。FPGA以并行运算为主,以硬件描述语言来实现;相比于PC或单片机(无论是冯诺依曼结构还是哈佛结构)的顺序操作有很大区别,也造成了FPGA开发入门较难。目前国内有专业的FPGA外协开发厂家,开发展基本电路如下:蜂鸣器电路如图3.47所示。FM信号由FPGA的I/O口控制。当FM为高电平时,Q1的BE导通,则CE导通,蜂鸣器的5V和GND形成回路,发出声音。当FM为低电平时,Q1的BE断开,则CE断开,蜂鸣器的5V和GND断开,因此没有电流流过蜂鸣器,蜂鸣器便不发声。在后面的实验中,我们可以使用PWM信号,即以固定的时高时低的电平控制Q1的导通与否,然后达到蜂鸣器的时断时开,人耳听到的便是不同频率的声响。



图3.47蜂鸣器驱动电路


8个LED指示灯的电路如图3.48所示,他们公共端接电源3.3V,另一端连接FPGA的I/O口。若输出高电平,LED熄灭;若输出低电平,则LED点亮。这8个LED的接口是与数码管的段选信号复用的。



图3.48 8个LED指示灯电路


3位的拨码开关电路如图3.49所示。



图3.49拨码开关电路


如图3.50,我们可以对照实物,默认3个拨码开关应该都是拨向左侧(即1、2、3标记侧),在电路图上就是VCC3.3上拉一侧。就是说,默认情况下,3个连接FPGA的I/O口的信号SW_MODE1、SW_MODE2、SW_MODE3均为高电平。若拨码开关被拨到右侧(即标记ON侧),则采集到的输入就是低电平了。



图3.50拨码开关实物照片


数码管电路如图3.51所示。SEG_CS0、SEG_CS1、SEG_CS2、SEG_CS3这4个信号对应控制数码管4位显示的片选信号,低电平有效,若4个片选信号都为0,则4位数码管都能点亮显示。LED0-7则也被复用为数码管的段选信号,控制一个数码管的对应段LED的亮灭状态,这一组信号对于4位的数码管是共用的。在实际控制时,我们一般会分时点亮需要显示的各个位数码管,只要时间控制得合理,人眼是很容易被“蒙骗”的,我们很容易就能看到4个不同的数字显示在数码管上。



图3.51数码管驱动电路


A/D芯片的电路如图3.52所示。它通过一个单向(从A/D芯片到FPGA)数据传输的SPI接口与FPGA相连。FPGA通过这组SPI接口读取当前模拟电压值。为了得到不同的模拟电压值,我们的板子在A/D芯片的模拟输入端设置了一个3.3V的分压电阻,当跳线帽连接了P3的1-2引脚时,调节可变电阻R24的阻值便能改变当前A/D采样的数据。跳线帽若连接P3的2-3引脚,则AD芯片的输入模拟电压来自于D/A芯片的当前输出。



图3.52 A/D芯片驱动电路

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
莱迪思半导体iCE40 FPGA为SteamVR跟踪平台实现低延迟的同步传感器数据处理功能

2017年9月18日 — 莱迪思半导体公司(NASDAQ: LSCC),客制化智能互连解决方案市场的领先供应商,今日宣布Valve采用莱迪思的低功耗、低成本iCE40™ FPGA为SteamVR™跟踪平台实现实时数据采集和处理功能。

美高森美的PolarFire FPGA器件现可与 AD9371宽带集成射频(RF)收发器互操作

致力于在功耗、安全、可靠性和性能方面提供差异化半导体技术方案的领先供应商美高森美公司宣布其成本优化和低功耗的中等规模PolarFire™可编程逻辑器件现在可以通过JESD204B 接口与Analog Devices公司的 AD9371宽带集成射频收发器互操作。

小脚丫携手贸泽电子走进校园,成就高校学子的工程师之路

每一个电子专业的在校生,自走进大学校园的那天起,想必都有成为“技术大牛”的梦想。当你一眼就能看出系统故障时,当你用几行代码就能搞定困扰众人很久的技术问题时,当你设计出一个电路系统让专家都惊叹不已时,你的自豪感会从内心油然而生,走路时嘴角都会挂着微笑。成为技术牛人离不开大量的技术积累,你或许会问:一个技术小白如何修炼成技术大牛?从哪种技术着

英特尔发布5G实验平台,采用FPGA异构结构
英特尔发布5G实验平台,采用FPGA异构结构

近日,英特尔发布了业界首款支持5G NR(新空口)的试验平台——第三代英特尔5G移动试验平台(MTP)。

华为全联接大会正在召开,引入赛灵思FPGA的云服务器亮相
华为全联接大会正在召开,引入赛灵思FPGA的云服务器亮相

All Programmable 技术和器件的全球领先企业赛灵思公司今天在华为全联接大会(HUAWEI CONNECT 2017)上宣布,华为首发的FP1实例选择赛灵思高性能Virtex®UltraScale+™ FPGA为其最新加速云服务提供强大动力。

更多资讯
中资收购Lattice被拒,美国媒体居然这么说

中资收购Lattice被美国外国投资审查委员会(CFIUS)否定后,有美国媒体撰文表达了对这件事及其后续影响的看下,与非网小编将内容整理如下

高云半导体宣布成立高云香港公司

香港,2017年9月18日讯,作为中国可编程逻辑器件领域领先供应商,广东高云半导体科技股份有限公司(以下简称高云半导体)今日宣布香港高云半导体科技有限公司正式成立,并任命谢肇堅先生为香港公司总经理。高云半导体香港公司继San Jose、济南及上海之后,成为高云半导体第四大研发中心,并将拓展亚洲地区业务。

Xilinx专为数据中心加速设计的软件定义开发环境上线AWS

All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布其软件定义开发环境SDAccel现已上线亚马逊AWS,可与亚马逊弹性计算云(Amazon EC2)F1实例配合使用。

莱迪思卖身难,特朗普:坚决不卖中资背景

北京时间9月14日早间消息,美国总统特朗普禁止一个由中国支持的投资者收购莱迪思半导体(Lattice Semiconductor),这对于其他希望在美国完成收购交易的中国买家来说颇为不利。

Xilinx 助力华为FPGA 加速云服务器
Xilinx 助力华为FPGA 加速云服务器

All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天在华为全联接大会(HUAWEI CONNECT 2017)上宣布,华为首发的FP1实例选择赛灵思高性能Virtex®UltraScale+™ FPGA为其最新加速云服务提供强大动力。

微话题

年初定的哪些“小目标”没有阵亡?

2017年能耗过半,年初定的哪些“小目标”没有阵亡? ……