MathWorks加快 FPGA 在环验证

2016-12-15 20:14:00 来源:EEFOCUS
分享到:
标签:

MathWorks近日发布了HDL Verifier中的新功能,用来加快 FPGA 在环(FIL)验证。利用新的 FIL 功能,可以更快地与 FPGA 板通信,实现更高的仿真时钟频率。现在,系统工程师和研究人员可以自信地快速确认和验证 FPGA 设计在系统中按预期方式工作,从而节省开发时间。

 

随着信号处理、视觉影像处理和控制系统算法的复杂度不断增加,在 FPGA 板上对硬件实现进行仿真,可以帮助验证设计在其系统环境中的工作情况。用于 FIL 验证的 HDL Verifier 自动设置 MATLAB 和 Simulink 测试环境,并将其与运行于 FPGA 开发板上的设计相连接。这有助于实现在实际硬件上运行的 FPGA 设计的高逼真度协同仿真,同时复用开发阶段使用的测试环境。

 

R2016b 版允许工程师为其 FPGA 系统时钟指定一个自定义频率,时钟频率可比以前使用 FIL 的时候快五倍。对于在以 FPGA 为目标时使用超频因子的设计,如控制应用程序,可以使用较大的数据输出规模来提高吞吐量。工程师现在还可以利用 FIL(使用 PCI Express 接口)来加快 MATLAB 和 Simulink 以及 Xilinx KC705/VC707 和 Intel Cyclone V GT/Stratix V DSP 开发板之间的通信,仿真速度比千兆以太网快 3-4 倍。

 

“随着电子系统日益复杂,作为验证步骤,精确地验证设计原型变得至关重要。” MathWorks 的产品经理 Jack Erickson 说,“现在,HDL Verifier 允许工程师在真实硬件上以现实的时钟频率快速运行设计,能够从MATLAB/Simulink这样方便的算法开发环境进行FPGA在环仿真,使硬件设计验证大幅简化。”

 

机不可失!前沿科技展资料限时下载
玩转物联网,你需要先看看这个
轻松应对USB Type-C发射与接收机的测试挑战
先进汽车设计与测试完美攻略
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

微话题

工程师年终奖大PK

(有奖互动)说一说你在年会上的小幸运 ……