美高森美发布Libero SoC v11.8软件

2017-04-26 15:48:00 来源:EEFOCUS
标签:

提供其FPGA和SoC器件的免费评估授权


致力于在功耗、安全、可靠性和性能方面提供差异化半导体技术方案的领先供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)发布Libero系统级芯片(SoC)软件的 v11.8最新版本。这是一款综合性可编程逻辑器件(FPGA)设计工具,具有混合语言仿真等重要性能改进,还有同级最佳调试功能,以及一个全新网表视图。除此以外,美高森美还提供免费的 License,让用户评估美高森美基于Flash的FPGA和SoC FPGA器件。


美高森美Libero SoC设计工具包的内容包括Mentor Graphics ModelSim Simulator,可以逐行验证硬件描述语言(HDL)代码。可以在任何级别进行仿真:行为级(预综合)、结构级(后综合),以及反标的动态仿真。易于使用的图形用户界面可让用户快速识别和调试问题。Libero SoC v11.8现在还包括ModelSim Microsemi Pro,可让用户在混合语言环境下进行仿真,而且,相比以前的版本可以提升20%的仿真时间。

高森美公司软件工程副总裁Jim Davis说道:“新版本Libero SoC v11.8具有显着的改进,其中集成的ModelSim ME Pro可以针对VHSIC硬件描述语言(VHDL)、Verilog和SystemVerilog提供混合语言的仿真支持,使得客户能够瞄准各式各样的IP设计,而且毋须担心混合多种语言会出现问题。新版本还包括最新的SmartDebug增强功能,比如美高森美 FPGA独有的FPGA硬件断点(FHB)功能。FHB功能可让用户在设计中设置断点,并按照时钟周期步进,这样可以大大提高可视性,并且缩短调试时间。”

虽然断点一直在嵌入式软件中使用,但现在可用于支持FPGA逻辑调试功能。这可以提高FPGA设计的生产率、可用性和效率,从而快速推向市场,特别是在产品验证阶段,因为这是产品开发周期中耗时最长的阶段。这些SmartDebug增强功能与现有调试功能互补,不必使用集成逻辑分析仪(ILA),也能够以一种新的方式来调试FPGA装置的状态、存储器和串行/解串(SerDes)收发器。

美高森美Libero SoC v11.8特别适合面向航天、国防、安全、通信、数据中心、工业和汽车市场中各种应用的FPGA设计。它还包括一系列的额外特性,比如新的网表视图可以透视不同的内部结构,新的约束管理功能具有模块流和输入/输出(I/O)咨询器,而且其SmartTime用户界面在运行时间方面有20%的提高,也支持Windows 10操作系统。

为了使这款解决方案获得广泛应用,Libero SoC v11.8还附带新的60天免费评估授权,可用来评估美高森美基于Flash的FPGA和SoC参考设计,以及教程和应用指南等。为满足客户对美高森美易学易用的设计工具包不断增长的需求,新的评估授权提供了一个让客户快速上手Libero SoC设计的简单方法

Aberdeen的市场分析指出,到2020年约有500亿个机器是联网的。这些机器不但要保证安全,而且要确保在器件、设计和系统级的安全。凭借美高森美在安全方面的专长,Libero SoC v11.8还包括该公司的安全生产编程方案(SPPS),这可以生成和注入加密密匙和配置比特流,以防止过度构建、克隆、逆向工程、病毒代码插入及其它安全威胁。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
火线三兄弟:DSP 、ASIC、FPGA

在相当长的一段时间内,FPGA、ASIC、DSP三者不同的技术特征造就了它们不同的应用领域,DSP在数字信号方面是绝对的霸主,ASIC是专业定制领域的牛人,而FPGA由于其价格高、功耗大,主要用于ASIC前端验证和一些高端领域,在DSP和ASIC面前绝对属于小弟。但近10年,这小弟特别努力,提高了半导体工艺水平,降低了功耗和芯片价格

现状不容乐观的国产FPGA,该如何攻克难关?
现状不容乐观的国产FPGA,该如何攻克难关?

“芯片投入产出比不高。国内投入不断加大,但实际效果并不明显,科技研发回报周期长,投资分散,导致投入产出比被稀释;研发落后,人才短缺,市场脱节。国内外制造工艺技术差距较大,设计、生产、制造能力均落后太多,人才缺口大,能力相对偏弱,人才争夺存在恶意竞争,同时中国芯的市场接受度很低,市场上仿制兼容产品多,自主知识产权产品少,不利于长远发展。”

几种最常用的串行数据传输总线(4)- 来一波生动活泼的动图
几种最常用的串行数据传输总线(4)- 来一波生动活泼的动图

前面三篇文章我们简单介绍了一下最常用的三种串行总线SPI、I2C、UART,总体来讲串行总线需要的管脚少、PCB设计的时候连线少,非常方便MCU和外设尤其是传感器之间的连接,相对于并行总线有很大的优势,可以说这三种总线已经是任何一款MCU必有的外设连接方式了。

高云半导体与山东大学微电子学院签约共建 FPGA先进设计与创新应用联合实验室

中国广州,2018年11月6日,国内领先的现场可编程逻辑器件供应商—广东高云半导体科技股份有限公司宣布与山东大学微电子学院签约共建FPGA先进设计与创新应用联合实验室(Union Lab. of FPGA Advanced Design& Innovation Application,GOWIN-SDU)

FPGA在自动驾驶实现的过程中扮演怎样的角色?

作为汽车从传统功能车向智能车升级的一项过渡技术,ADAS随着汽车电子的快速发展,以及相关安全标准和消费需求的不断提升,近两年开始在量产车上广泛搭载,成为越来越多新车的“标配”。受摄像头成本较低以及图像处理技术日趋成熟等因素的助推,目前前端摄像头系统和360°全景影像系统的市场标配率比较高。

更多资讯
学习ARM裸机,概念性和基础性知识必须要掌握

学习ARM裸机,是一件复杂事情,入门的概念性和基础性知识必须要了解到,以便于后面的知识的理解。

如何系统地入门学习stm32?

不要去学STM32。我不是说STM32不好,而是这种为了学习单片机而去学习单片机的思路不对。

Elastic开源成功举办中国开发者行业权威技术大会

Elasticsearch,作为全球最流行的数据搜索与实时分析引擎,于11月10日在深圳金茂万豪酒店召开了2018 Elastic中国开发者大会2018(2018 Elastic China Developers Conference),并邀请亚太和中国核心团队及众多客户,合作伙伴,众多开发者参与会议、分享经验,参会人员超过600人。

一文看懂VHDL和Verilog有何不同

当前最流行的硬件设计语言有两种,即 VHDL 与 Verilog HDL,两者各有优劣,也各有相当多的拥护者。VHDL 语言由美国军方所推出,最早通过国际电机工程师学会(IEEE)的标准,在北美及欧洲应用非常普遍。

编写RTL一定要注意zero-delay(零延时)组合逻辑

编写RTL,如果不注意,可能会写出zero-delay(零延时)的组合逻辑,也就是组合逻辑的输出,直接反馈到组合逻辑的输入上。如下图中组合逻辑,就是零延时的组合逻辑。

Moore8直播课堂
电路方案