如何利用FPGA进行时序分析设计

2017-06-22 15:40:00 来源:EEFOCUS
分享到:
标签:

 

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。对于时序如何用FPGA来分析与设计,本文将详细介绍。

基本的电子系统如图 1所示,一般自己的设计都需要时序分析,如图 1所示的Design,上部分为时序组合逻辑,下部分只有组合逻辑。而对其进行时序分析时,一般都以时钟为参考的,因此一般主要分析上半部分。在进行时序分析之前,需要了解时序分析的一些基本概念,如时钟抖动、时钟偏斜(Tskew)、建立时间(Tsu)、保持时间(Th)等。时序分析也就是分析每一个触发器(寄存器)是否满足建立时间/保持时间,而时序的设计的实质就是满足每一个触发器的建立时间/保持时间的要求。

 


图 1  基本的电子系统


一、时钟抖动和时钟偏斜
1.时钟抖动

时钟信号边沿变化的不确定时间称为时钟抖动,如图 2所示。一般情况下的时序分析是不考虑时钟抖动,如果考虑时钟抖动,则建立时间应该是Tsu+T1,保持时间应该是Th+T2。

 


图 2  时钟抖动时序图


2.时钟偏斜

时序偏斜分析图如图 3所示。时钟的分析起点是源寄存器(Reg1),终点是目标寄存器(Reg2)。时钟在图中的结构中传输也会有延迟,时钟信号从时钟源传输到源寄存器的延时为Tc2s,传输到目标寄存器的延时为Tc2d。时钟网络的延时为Tc2s与Tc2d之差,即Tskew=Tc2d-Tc2s。

 


图 3  时钟偏斜时序图


二、建立时间和保持时间
建立时间(Setup Time)常用Tsu表示,指的是在触发器的时钟信号上升沿到来以前,数据和使能信号稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器,使能信号无效,也就是说在这个时钟周期对数据的操作时无效的;保持时间(Hold Time)常用Th表示,指的是在触发器的时钟信号上升沿到来以后,数据和使能信号稳定不变的时间,如果保持时间不够,数据同样不能被打入触发器,对数据的操作同样是无效的,使能信号无效。数据要能稳定传输,就必须满足建立时间和保持时间的关系,图 4标识了它们间的关系。

 


图 4  建立时间/操持时间的概念


三、发送沿和捕获沿
(1)发送沿(Launch Edge):前级寄存器发送数据对应的时钟沿,是时序分析的起点;

(2)捕获沿(Latch Edge):后记寄存器捕获数据对应的时钟沿,是时序分析的终点。相对于launch Edge通常为一个时钟周期,但不绝对,如多周期。

“信号跳变抵达窗口”:对latch寄存器来说,从previous时钟对应的Hold Time开始,到current 时钟对应的Setup Time 结束。

“信号电平采样窗口”:对latch寄存器来说,从current时钟对应的Setup Time开始,到current时钟对应的Hold Time结束。

launch寄存器必须保证驱动的信号跳变到达latch寄存器的时刻处于“信号跳变抵达窗口”内,才能保证不破坏latch寄存器的“信号电平采样窗口”。

 


图 5  Launch Edge和Latch Edge

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
高云半导体推出I3C高速串行接口解决方案

山东济南,2018年1月9日讯,山东高云半导体科技有限公司(以下简称“山东高云半导体”)今天宣布推出基于低密度小蜜蜂Ⓡ家族的GW1N-9 FPGA芯片的SDR-模式I3C IP (Master-Slave-Combined )高速串行接口解决方案,包括相关IP软核、参考设计及开发板等完整解决方案。

回顾赛灵思历任CEO完美历程,Victor Peng值得期待
回顾赛灵思历任CEO完美历程,Victor Peng值得期待

2018年1月4日,全球最大的FPGA商赛灵思(Xilinx)宣布:首席执行官兼总裁Moshe Gavrielov将于2018年1月28日退休;新一任首席执行官兼总裁将由首席运营官Victor Peng接任,该任命于2018年1月29日正式生效。从2017年4月开始的换帅计划终于划上句号。

利用FPGA设计的一种可调FIR滤波器的实现方案
利用FPGA设计的一种可调FIR滤波器的实现方案

基于灵活自适应的空口波形技术FOFDM(Filtered OFDM)是现代通信技术的研究热点,设计并实现可调FIR滤波器是实现该技术的核心工作之一。

如果网络芯片用上可编程技术,那将会怎样?

网络是数据中心里的交通枢纽,连接着所有运行应用业务的设备。

基于SAR-ADC的使用FPGA控制AD7656的16位同步采样AD转换系统
基于SAR-ADC的使用FPGA控制AD7656的16位同步采样AD转换系统

针对某精密数据采集系统中模拟信号同步采样问题,文章研究了多通道同步模拟信号采集方法,设计了一种基于SAR-ADC、使用FPGA控制的16位同步采样AD转换系统。

更多资讯
BaySand以EfinixTMQuantumTM可编程加速器技术扩展其《Programmable-In-ASIC》计划

可配置标准单元ASIC解决方案的领导者,BaySand Inc.宣布与Efinix合作,以Efinix的Quantum可编程加速器技术平台提供ASIC/SoC设计服务。

赛灵思迎来历史上首位华人CEO,Victor Peng何许人也

赛灵思公司于昨天(1月4日)宣布任命Victor Peng为新任CEO,自1月29日生效。Victor Peng将是赛灵思公司历史上第四任CEO。

利用USB 3.0控制器芯片CYUSB3014实现FPGA与上位机之间的高宽带数据传输系统
利用USB 3.0控制器芯片CYUSB3014实现FPGA与上位机之间的高宽带数据传输系统

现场可编程门阵列(FPGA)的高度灵活性和强大的数据处理能力,使其在越来越多的领域得到应用。USB 3.0也是目前主流的数据传输协议之一,具有速度快、功耗低等优点。

高云半导体:在热门应用领域发挥FPGA的优势

随着5G通信技术、AI人工智能、物联网的发展,中国在这些创新领域已经有不少世界级的创新设计公司、相关应用的产品开发的公司,相信国内半导体在这些领域是最有机会迎头赶上甚至引领世界的。

3D FPGA会成为摩尔定律的续命高招?
3D FPGA会成为摩尔定律的续命高招?

FPGA的发展一直完美的遵从摩尔定律。如Xilinx院士Steve Trimberger在其文章《FPGA的三个时代》中所述,自1984年FPGA面世以来至今(见下图),FPGA的容量增长超过一万倍、速度增长超过一百倍,同时其成本和功耗均降低了超过一千倍。虽然这些发展很大程度上归功于半导体工艺的不断进步,但实际上作为FPGA设计本身,也必

Moore8直播课堂
电路方案