高云半导体推出GW2A系列FPGA芯片的DDR类储存器接口解决方案

2017-10-10 20:48:00 来源:EEFOCUS
标签:
山东高云半导体科技有限公司(以下简称“山东高云半导体”)今天宣布推出基于中密度晨熙Ⓡ家族的GW2A系列FPGA芯片DDR类储存器接口IP核初级版(Gowin Memory Interface IP),包括相关IP软核、参考设计及开发板等完整解决方案。
 
高云DDR类储存器接口IP核初级版目前是一个通用的DDR2存储器接口IP,兼容JESD79-2标准。该IP包含通用的DDR2内存控制器(Memory Controller,MC)与对应的物理层接口(Physical Interface,PHY)。后续升级版会支持晨熙Ⓡ家族的GW2AR系列内嵌DDR类储存器式FPGA,功能升级将延及DDR1、DDR3内存控制器与对应的物理层接口。
 
高云DDR类储存器接口IP核初级版为用户提供一个通用的用户命令接口,另一端通过PHY连接至内存芯片,完成用户对存储器的访存要求。“高云DDR类储存器接口软核品种丰富,能支持目前市场上的主流DDR类储存器。”高云半导体软核研发部门负责人高级经理高彤军先生解释说,“目前推向市场的IP核初级版已经能够满足我们很多客户的应用要求,但是还远远没有达到高云器件的潜力,我们最终目标速度是达到800Mbps到1Gbps的范围。”
 
“我们提供简明易用的IP调用界面,同时提供可用于验证DDR2控制器IP性能的开发板和参考设计。”高云半导体市场副总裁兼中国区销售总监黄俊先生表示,“高云半导体会持续在IP核的开发方面加大投入,旨在提高用户FPGA的设计余量和整体系统的可靠性,同时缩短用户的设计周期,可以让广大用户尽快熟悉国产FPGA的架构,逐渐认同国产FPGA品牌的品质和良好的技术支持服务。”
 
IP主要特征
lDDR2 MC与PHY的时钟比例为1:2;
 
l支持存储器数据路径宽度为8、16、24、32、40、48、56、64和72位;
 
l支持单列UDIMM和SODIMM内存模块;
 
l支持x4、x8和x16两种数据宽度的内存芯片;
 
l可编程突发长度4或8;
 
l可配置的CL;
 
l可配置的CWL;
 
l可配置的tFAW;
 
l可配置的tRAS;
 
l可配置的tRCD;
 
l可配置的tRFC;
 
l可配置的tRRD;
 
l可配置的tRTP;
 
l可配置的tWTR;
 
l支持动态片上终端ODT的控制;
 
l支持自动刷新和用户启动刷新,自动刷新间隔可配置。
 
IP工作频率
lDDR2 SDRAM数据速率目前为500Mbps~560Mbps;
 
IP整体结构
高云DDR类储存器接口IP核的基本结构,包含Memory Controller、Physical Interface等主要模块。图中的User Design block 是FPGA中需要与外部DDR2 SDRAM芯片所连接的用户设计。
 
 
GW2AR、GW2A系列FPGA
GW2AR系列为内嵌DDR类储存器式FPGA,GW2A系列FPGA支持外挂DDR类储存器。其中,GW2AR-18K LQ176内嵌128M DDR1;GW2A-18KBGA封装与 GW2A-55K BGA封装支持外挂DDR2。
 
开发板与参考设计
高云DDR类储存器接口IP核初级版, 参考设计及开发板支持GW2A-18K/55K BGA封装FPGA对接通用DDR2存储器,后续升级版会支持GW2AR系列内嵌DDR类储存器式FPGA,功能升级将延及DDR1、DDR3内存控制器与对应的物理层接口。
 
 
 
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
高云半导体荣获“五大中国最具潜力 IC 设计公司”奖

中国广州,2018年3月30日,由全球电子产业媒体集团AspenCore旗下《电子工程专辑》、《EDN电子技术设计》和《国际电子商情》共同举办的“2018年度中国IC设计奖”颁奖晚宴于上海龙之梦万丽酒店隆重拉开帷幕。

高云半导体签约ELDIS科技为以色列授权代理商

中国广州,2018年3月27日,国内领先的可编程逻辑器件供应商—广东高云半导体科技股份有限公司(以下简称“高云半导体”)今日宣布签约ELDIS科技有限公司为以色列授权代理商。此举标志着高云半导体继在亚太地区构建销售网络后,又进一步拓宽了欧洲市场的产品营销渠道。

高云半导体推出FPGA离线烧录器及数据流文件加密工具

中国济南,2018年3月19日讯,山东高云半导体科技有限公司(以下简称“高云半导体”)今日宣布推出高云 FPGA四路并行离线烧录器(以下简称“离线烧录器”),支持高云半导体小蜜蜂家族GW1N(R)系列芯片数据流文件的离线烧录。

干货 | 全面的DDR布线规则与过程
干货 | 全面的DDR布线规则与过程

多年前,无线时代(Beamsky)发布了一篇文章关于DDR布线指导的一篇文章,当时在网络上很受欢迎,有很多同行参与了转载。如今看来,那篇文章写得不够好,逻辑性不强,可操作性也不强。

灿芯半导体推出第二代DDR低功耗物理层IP

国际领先的定制化芯片(ASIC)设计方案提供商及DDR控制器和物理层IP供应商——灿芯半导体(上海)有限公司(以下简称“灿芯半导体”)日前对外宣布推出基于SMIC40LL工艺的第二代DDR低功耗物理层IP,该IP与第一代的低功耗DDR PHY相比面积减少20%, 功耗减少37%,物理实现时间减少50%。

更多资讯
美高森美PolarFire FPGA器件荣获《今日电子》和21ic.com颁发 “2017年度产品奖”

致力于在功耗、安全、可靠性和性能方面提供差异化的领先半导体技术方案供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)宣布其成本优化最低功耗中等规模PolarFire®可编程逻辑器件(FPGA)产品荣获《今日电子》(EPC) 杂志和21ic.com 网站的 “2017年度产品奖”。

ARM撞上FPGA,会擦出不一样的火花?

Zynq这个词很容易让人联想到zinc,也就是电池、日光屏、合金制品和药品中最常见的化学元素锌。锌与其他金属的合金可实现增强型功能,根据合金的不同对象表现为不同的色彩。锌最常见的用途就是电镀。那么这个名称与电镀之间有什么联系?

英特尔FPGA加速人工智能发展,助力深度学习应用于微软必应智能搜索

人工智能 (AI) 正在革新各行各业,改变数据的管理和解释方式,而且将帮助人们和企业更快地解决实际难题。

“老司机”:我不推荐因找工作而学习FPGA

最近的几篇论文都改好投出去了,希望后面有好的结果。暂时也就有点闲暇时间空出来了,好久没有写技术文章来总结提炼一下了,今天难得就写一点。

听大神聊FPGA设计:豁然开朗
听大神聊FPGA设计:豁然开朗

FPGA是可编程芯片,因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、存储器、输入输出接口电路以及其他设备,软件即是相应的HDL程序以及最新才流行的嵌入式C程序。

电路方案