eFPGA和FPGA SoC对比,谁才是可编程的未来?

2017-11-02 10:27:38 来源:半导体行业观察
标签:

近年来,在终端应用转变,传统芯片面临材料和架构瓶颈等现状的影响下,市场对FPGA的关注达到了前所未有的高度。但传统单纯的FPGA似乎不能满足多样化的需求,从而延伸出eFPGA和FPGA SoC这两个方向。新的嵌入式FPGA和业界一直在努力整合的FPGA SoC,谁会是未来的选择?

 
eFPGA:冉冉升起的新星
eFPGA即嵌入式FPGA(embedded FPGA),是近期兴起的新型电路IP。
 
随着摩尔定律越来越接近瓶颈,制造ASIC芯片的成本越来越高。因此,设计者会希望ASIC能实现一定的可配置性,同时又不影响性能。在希望能做成可配置的模块中,负责与其他芯片或者总线通信的接口单元又首当其冲。在芯片中,模块间的通信往往使用简单的并行接口或者配合简单的时序逻辑,但是在芯片间通信时为了保证可靠性,必须通过一系列握手(handshake)协议来完成通信接口。设计者往往希望自己的SoC能够与市面上尽可能多的其他芯片通信,然而市场上的芯片通信接口并没有一个统一标准,同时一些通信协议也在随着时间不断更新换代,因此芯片间通信往往需要一些中介(bridge)芯片。事实上,使用FPGA芯片作为芯片间通信的中介已经是很常见的做法,因为FPGA具有可配置性,因此可以作为通用通信中介。例如,Apple在iPhone7中集成了一小块Lattice的FPGA芯片,据推测就是为了实现芯片间的通信中介和可配置互联。然而,在硬件系统中使用额外的通信中介芯片成本较高,而且也不利于维护,那么,有没有集成度更高的方案呢?这时候,eFPGA就应运而生,通过把一小块FPGA电路IP集成到SoC中充当接口握手协议处理单元,可以大大提高SoC接口的灵活性,因此能与不同的其他芯片进行通信。
 
除此之外,随着目前异构计算架构的兴起,eFPGA又看到了一种新的可能,即在SoC上实现高集成度的异构计算,让eFPGA随着系统的需求在处理不同的应用时配置成不同的模块。这与Intel收购Altera FPGA的终极目标相同,只是Intel收购Altera之后,Altera的FPGA IP只会集成在Intel的芯片上,而eFPGA厂商则可以把IP提供给任何花钱购买的客户。
 
 
eASIC概念第一次进入大众视野可以说是2014年,由UCLA的Cheng C. Wang,Fang-Li Yuan和Dejan Markovic等人在ISSCC发表的文章,“A Multi-Granularity FPGA With Hierarchical Interconnects for Efficient and Flexible Mobile Computing”。在这篇文章中,作者们通过创造性地设计互联单元,一举解决了FPGA的功耗、性能和成本受到布线资源限制的问题,从而使得eASIC集成到SoC中真正变为可能,而该论文也因其突出贡献获得了ISSCC Lewis Award。之后,Cheng C. Wang,Fang-Li Yuan和Dejan Markovic就利用该论文中的成果成立了FlexLogix,推广eFPGA的概念,并使其真正能够商用化。
 
到了今年,eFPGA的概念已经获得了业界的广泛认可,而该领域的公司也在慢慢变多。在前几天举行的ARM TechCon中,我们看到了四家公司,分别是FlexLogix,Achronix,QuickLogic以及Menta。
 
FlexLogix作为eFPGA的先驱,在本届ARM TechCon上推出的新亮点是用于2.5D封装的小型FPGA芯片。该芯片主要解决的问题是,如果ASIC使用成熟工艺(如65nm)实现,但是eFPGA在65nm上跑不到预期的性能怎么办?使用FlexLogix的小型FPGA芯片,就可以把16nm的eFPGA和65nm的ASIC使用硅载片(silicon interposer)之类的2.5D封装技术集成到一起,从而实现客户所需要系统性能。
 
 
Achronix的亮点则是高速eFPGA IP。其最新一代的Speedcore IP将会在TSMC 7nm工艺上实现,从而实现最强的性能。另外,Achronix的Speedster FPGA芯片也在出货中。作为首家eFPGA进入量产芯片的公司,Achronix2016-2017年收入猛增,值得关注。
 
 
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
通过单片机控制数据流对FPGA进行编程配置

基于FPGA基本数据流的下载控制方式,利用遗传算法,通过单片机控制数据流的方式对FPGA进行编程配置,实现自身重构,使系统具有自适应、自组织和自修复的特性。

升级固件写FLASH如何避免让FPGA发生意外?
升级固件写FLASH如何避免让FPGA发生意外?

FPGA配置两种模式:主动配置和被动配置方式,采用主动配置下,我们就需要一片FLASH来存储FPGA固件,那么我们在升级固件写FLASH的过程中如何避免因意外情况发生导致升级失败而使FPGA变砖呢?下面就由笔者带领大家来挖山掘石、一探究竟。

导入7nm路上的顺风车,这款金属有奇效

随着人工智能(AI)世代到来,高效运算芯片需求量将不断成长,但目前半导体原物料钨跟铜已面临物理极限,全球最大半导体设备厂应用材料宣布,推出钴金属作为7纳米制程以下的导电材料,提升芯片效能。

当FPGA越来越像SoC,FPGA跟ASIC还有啥区别
当FPGA越来越像SoC,FPGA跟ASIC还有啥区别

随着处理器被添加到传统FPGA中,可编程性被添加到ASIC中,FPGA和ASIC的分界线日益模糊。

FPGA的两条发展之路,怎么走更稳?
FPGA的两条发展之路,怎么走更稳?

在第一条路上,FPGA不断优化,主要用于加速数据中心工作负载。 数据中心是大型供应商关注的下一个“圣杯”。

更多资讯
搞懂数据分析中因变量和自变量之间的关系

回归模型有多种,一般在数据分析中用的比较常用的有线性回归和逻辑回归。其描述的是一组因变量和自变量之间的关系,通过特定的方程来模拟。这么做的目的也是为了预测,但有时也不是全部为了预测,只是为了解释一种现象,因果关系。

树莓派 3B 接MPU6050方法 以及ROS应用
树莓派 3B 接MPU6050方法 以及ROS应用

主要是ROS应用,不多说了,可能要你自己重新编译工作空间的话,可以选择性的只编译这个包就行了。

典型的SDSoC设计开发的几个步骤
典型的SDSoC设计开发的几个步骤

类比到FPGA SoC的应用开发中,用户最关注的部分往往是算法的最终实现和算法模块的优化——包括IP或是软件功能块——SDSoC的设计理念正是让用户能够更加专注于这些核心问题,其他问题SDSoC帮你搞掂。从这个意义上看,SDSoC在“简单”的背后确实不简单。

HDL仿真器基于事件的仿真算法
HDL仿真器基于事件的仿真算法

目前,HDL仿真器主要有三种实现算法(机制):基于时间的算法(Time-Based)、基于事件的算法(Event-Based,EBS)和基于周期的算法(Cycle-Based,CBS)。

想要入门eFPGA,看这一篇就够了
想要入门eFPGA,看这一篇就够了

嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC,ASSP或SoC等芯片中。

Moore8直播课堂
电路方案