3D FPGA会成为摩尔定律的续命高招?

2017-12-25 13:17:31 来源:半导体行业观察
标签:

 

FPGA的发展一直完美的遵从摩尔定律。如Xilinx院士Steve Trimberger在其文章《FPGA的三个时代》中所述,自1984年FPGA面世以来至今(见下图),FPGA的容量增长超过一万倍、速度增长超过一百倍,同时其成本和功耗均降低了超过一千倍。虽然这些发展很大程度上归功于半导体工艺的不断进步,但实际上作为FPGA设计本身,也必须提出一系列新颖的系统和架构级创新,以不断延续这样的发展轨迹。


图1:FPGA的发展轨迹。

 

因此我们看到,FPGA从最初的简单的可编程结构,逐渐发展到大型的逻辑门阵列,再发展到片上集成各类资源和IP,如存储器、收发器、DSP等,逐步形成当前丰富的FPGA产品门类。然而,随着半导体工艺的进一步发展到10nm以下,继续使用传统的设计方法得到的FPGA芯片的性能指标已经渐渐不能满足摩尔定律的表述。那么,究竟FPGA发展的第四个阶段在何处?FPGA能否继续跟随摩尔定律的发展脚步?需要何种技术才能继续支撑摩尔定律的延续?在下文中,我将尝试回答这些问题。

 

目前看来,一个可能的答案是使用更先进的3D芯片封装和系统集成技术,有趣的是当前的FPGA厂家使用了截然不同的技术设计和生产3D FPGA。接下来我会分别详细介绍Xilinx的堆叠硅片互联技术- SSI,以及Intel的3D系统级封装- SiP和嵌入式多芯片互联桥接技术- EMIB。

 

Xilinx 堆叠硅片互联SSI技术
在每一代生产工艺早期,由于工艺和生产技术尚未成熟,因此很难达到较高的良品率,尤其对于面积较大的芯片而言更是如此。研究表明,对于高端FPGA(如Virtex7系列等),如果裸片面积为6平方厘米,使用泊松良率模型推断后,其在工艺早期的良品率仅为0.25%;然而如果裸片面积只有1.5平方厘米,则良品率高达22%。换句话说,在一个12英寸的晶圆上仅能产出0.3个能正常工作的6平方厘米的裸片;相比之下,却能产出1.5平方厘米裸片的数量则为107个!由此可见在工艺早期,不同裸片面积大小所带来的巨大良品率落差。在上述例子中,注意到如果可以将四1.5cm2的裸片“组合”为一枚6cm2芯片,那么同样的晶圆可以产出平均26.75枚芯片(如下图),随之带来超过一百倍的产能提升。

 

图2:工艺早期不同面积的裸晶良率与产量的关系。

 

这便是Xilinx 堆叠硅片互联技术(Stacked Silicon Interconnect – SSI)产生的主要背景。SSI技术示意图如下图所示。

 

图3:堆叠硅片互联技术(Stacked Silicon Interconnect – SSI)示意图。

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
通过单片机控制数据流对FPGA进行编程配置

基于FPGA基本数据流的下载控制方式,利用遗传算法,通过单片机控制数据流的方式对FPGA进行编程配置,实现自身重构,使系统具有自适应、自组织和自修复的特性。

升级固件写FLASH如何避免让FPGA发生意外?
升级固件写FLASH如何避免让FPGA发生意外?

FPGA配置两种模式:主动配置和被动配置方式,采用主动配置下,我们就需要一片FLASH来存储FPGA固件,那么我们在升级固件写FLASH的过程中如何避免因意外情况发生导致升级失败而使FPGA变砖呢?下面就由笔者带领大家来挖山掘石、一探究竟。

导入7nm路上的顺风车,这款金属有奇效

随着人工智能(AI)世代到来,高效运算芯片需求量将不断成长,但目前半导体原物料钨跟铜已面临物理极限,全球最大半导体设备厂应用材料宣布,推出钴金属作为7纳米制程以下的导电材料,提升芯片效能。

当FPGA越来越像SoC,FPGA跟ASIC还有啥区别
当FPGA越来越像SoC,FPGA跟ASIC还有啥区别

随着处理器被添加到传统FPGA中,可编程性被添加到ASIC中,FPGA和ASIC的分界线日益模糊。

FPGA的两条发展之路,怎么走更稳?
FPGA的两条发展之路,怎么走更稳?

在第一条路上,FPGA不断优化,主要用于加速数据中心工作负载。 数据中心是大型供应商关注的下一个“圣杯”。

更多资讯
搞懂数据分析中因变量和自变量之间的关系

回归模型有多种,一般在数据分析中用的比较常用的有线性回归和逻辑回归。其描述的是一组因变量和自变量之间的关系,通过特定的方程来模拟。这么做的目的也是为了预测,但有时也不是全部为了预测,只是为了解释一种现象,因果关系。

树莓派 3B 接MPU6050方法 以及ROS应用
树莓派 3B 接MPU6050方法 以及ROS应用

主要是ROS应用,不多说了,可能要你自己重新编译工作空间的话,可以选择性的只编译这个包就行了。

典型的SDSoC设计开发的几个步骤
典型的SDSoC设计开发的几个步骤

类比到FPGA SoC的应用开发中,用户最关注的部分往往是算法的最终实现和算法模块的优化——包括IP或是软件功能块——SDSoC的设计理念正是让用户能够更加专注于这些核心问题,其他问题SDSoC帮你搞掂。从这个意义上看,SDSoC在“简单”的背后确实不简单。

HDL仿真器基于事件的仿真算法
HDL仿真器基于事件的仿真算法

目前,HDL仿真器主要有三种实现算法(机制):基于时间的算法(Time-Based)、基于事件的算法(Event-Based,EBS)和基于周期的算法(Cycle-Based,CBS)。

想要入门eFPGA,看这一篇就够了
想要入门eFPGA,看这一篇就够了

嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC,ASSP或SoC等芯片中。

Moore8直播课堂
电路方案