利用FPGA设计的一种可调FIR滤波器的实现方案

2018-01-03 17:22:15 来源:AET
分享到:
标签:
基于灵活自适应的空口波形技术FOFDM(Filtered OFDM)是现代通信技术的研究热点,设计并实现可调FIR滤波器是实现该技术的核心工作之一。本文设计的基于FPGA的可调节FIR滤波器系数的自适应调整是通过控制算法对信道中的信号进行快速检测,然后将结果和滤波器的输出结果进行差值计算进行反馈调节。利用Quartus II和DSP Builder设计基于FPGA的16阶系数可调FIR滤波器,给出核心模块的设计电路图和仿真结果。仿真结果表明:基于灵活自适应空口波形技术可以在FPGA上实现,而且由于FPGA具有天然的并行性,实际的通信系统中可以采用并发模式进行,达到提高信号传送速率的目的。
 
0引言
4G移动通信方兴未艾,业界对于5G移动通信技术的讨论已经如火如荼。作为移动通信领域“皇冠”上的一颗明珠,基于灵活自适应的空口波形技术和成倍提升频谱效率的多址技术SCMA(Sparse Code Multiple Access)成为业内人士关注的焦点,其中,优化频带资源的利用率是FOFDM的核心。人们在研究算法优化的同时,也在关注算法的硬件实现。FPGA(Field Programmable Gate Array)在能耗、成本、运算速度等方面具有得天独厚的优势, 已经被广泛应用于各种数字信号处理和数字通信领域。本文重点研究FOFDM核心技术之一的可调FIR滤波器,设计并实现基于FPGA的可调节FIR滤波器。
 
近年来,基于FPGA的数字滤波器研究已经取得了很多成果。然而,从现有的文献来看,并没有可供参考的用于基于自适应的空口波形技术的方法。本文第1节为核心模块设计,第2节为MATLAB仿真结果和系统仿真结果,第3节给出了基本结论和下一步研究目标。
 
1基于FPGA的可调FIR滤波器设计
该设计总体思路是:利用输入波形的各项参数,借助MATLAB中的FDAtool工具计算出FIR滤波器所需参数,存入RAM。滤波器核心模块读取参数信息,调节滤波器的截止频率等参数,调节该模块的功能。
 
利用DSP_Builder开发核心滤波器模块的流程示意图如图1所示。
 
 
最基本的FIR滤波器的系统函数为:
 
 
可以用卷积表示为:
 
y(n)=x(n)*h(n)(2)
 
例如,一个典型的直接型4阶FIR滤波器,其表达式[11] 可写为式(3):
 
h(n)=h(0)x(n)+h(1)x(n-1)+h(2)x(n-2)+h(3)x(n-3)(3)
 
在图2中,总共存在3个延时单元、4个乘法器和一个4输入的加法器。
 
 
如果使用普通的数字信号处理器来实现这个4阶FIR滤波器,只能用串行的方式顺序地执行延时、乘、加操作。这必须用到多个指令周期,而无法在一个指令周期内完成。但是如果采用FPGA来实现,就可以利用FPGA指令可以并行的优点,在一个指令周期内得到结果。
 
根据公式(3)和图2,可以在Simulink中用DSP_Builder里的相关器件画出一个图3所示的4阶FIR滤波器模型。 
 
 
图3中“Delay”为延时单元,“Product”为乘法器单元,“ParallelAdderSubtractor”为加法器单元,“Input”与“Output”分别为输入输出。
 
(1)设计4阶FIR滤波器子系统
 
新建一个文件,将子系统模块(Subsystem)放入文件中,双击打开子系统模块,将上面已经设计好的4阶FIR滤波器放进去,并对端口进行修改。修改后的Subsystem模块有5个输入和2个输出,“input”与“output”都修改为“Altbus”(因为它们不再作为主输入端口,而是作为子系统的传输端口)。
 
(2)设计16阶FIR滤波器
 
4阶子系统完成后,按照图4搭建一个16阶的FIR滤波器。其中Constant模块的初始值为5,需要另外计算,下文讲解如何计算Constant值。
 
 
(3)计算Constant的值
 Constant的值就相当于h(n),是决定FIR滤波器具体性能的重要参数,该值为滤波器要调节的核心参数,它是通过滤波器的输出和输入信号的差值得到的。
 
(4)导出参数
 
点击左上角的File,单击Export,跳出Export界面,点击下方的Export按钮,可以将16个参数导出到MATLAB的主窗口。
 
(5)将参数填入FIR滤波器的模型中
 
在MATLAB仿真阶段,该参数可以手动输入到FIR滤波器Constant模块中,这样便完成了一个16阶低通FIR滤波器的设计。在系统设计阶段,步骤(4)计算结果会暂存在定制的RAM模块中。
 
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
高云半导体推出I3C高速串行接口解决方案

山东济南,2018年1月9日讯,山东高云半导体科技有限公司(以下简称“山东高云半导体”)今天宣布推出基于低密度小蜜蜂Ⓡ家族的GW1N-9 FPGA芯片的SDR-模式I3C IP (Master-Slave-Combined )高速串行接口解决方案,包括相关IP软核、参考设计及开发板等完整解决方案。

回顾赛灵思历任CEO完美历程,Victor Peng值得期待
回顾赛灵思历任CEO完美历程,Victor Peng值得期待

2018年1月4日,全球最大的FPGA商赛灵思(Xilinx)宣布:首席执行官兼总裁Moshe Gavrielov将于2018年1月28日退休;新一任首席执行官兼总裁将由首席运营官Victor Peng接任,该任命于2018年1月29日正式生效。从2017年4月开始的换帅计划终于划上句号。

5G商用在即,中国射频器件亟待突破市场和技术壁垒

高盛在近日发布的《中国半导体设计业报告》中表示,5G网络/智能手机预计将分别在2019~2020年推出,与4G相比,5G对光电和射频半导体行业的影响将更大。

如果网络芯片用上可编程技术,那将会怎样?

网络是数据中心里的交通枢纽,连接着所有运行应用业务的设备。

基于SAR-ADC的使用FPGA控制AD7656的16位同步采样AD转换系统
基于SAR-ADC的使用FPGA控制AD7656的16位同步采样AD转换系统

针对某精密数据采集系统中模拟信号同步采样问题,文章研究了多通道同步模拟信号采集方法,设计了一种基于SAR-ADC、使用FPGA控制的16位同步采样AD转换系统。

更多资讯
BaySand以EfinixTMQuantumTM可编程加速器技术扩展其《Programmable-In-ASIC》计划

可配置标准单元ASIC解决方案的领导者,BaySand Inc.宣布与Efinix合作,以Efinix的Quantum可编程加速器技术平台提供ASIC/SoC设计服务。

赛灵思迎来历史上首位华人CEO,Victor Peng何许人也

赛灵思公司于昨天(1月4日)宣布任命Victor Peng为新任CEO,自1月29日生效。Victor Peng将是赛灵思公司历史上第四任CEO。

利用FPGA设计的一种可调FIR滤波器的实现方案
利用FPGA设计的一种可调FIR滤波器的实现方案

基于灵活自适应的空口波形技术FOFDM(Filtered OFDM)是现代通信技术的研究热点,设计并实现可调FIR滤波器是实现该技术的核心工作之一。

利用USB 3.0控制器芯片CYUSB3014实现FPGA与上位机之间的高宽带数据传输系统
利用USB 3.0控制器芯片CYUSB3014实现FPGA与上位机之间的高宽带数据传输系统

现场可编程门阵列(FPGA)的高度灵活性和强大的数据处理能力,使其在越来越多的领域得到应用。USB 3.0也是目前主流的数据传输协议之一,具有速度快、功耗低等优点。

高云半导体:在热门应用领域发挥FPGA的优势

随着5G通信技术、AI人工智能、物联网的发展,中国在这些创新领域已经有不少世界级的创新设计公司、相关应用的产品开发的公司,相信国内半导体在这些领域是最有机会迎头赶上甚至引领世界的。

Moore8直播课堂
电路方案