高云半导体推出I3C高速串行接口解决方案

2018-01-09 13:17:44 来源:EEFOCUS
分享到:
标签:

山东济南,2018年1月9日讯,山东高云半导体科技有限公司(以下简称“山东高云半导体”)今天宣布推出基于低密度小蜜蜂Ⓡ家族的GW1N-9 FPGA芯片的SDR-模式I3C IP (Master-Slave-Combined )高速串行接口解决方案,包括相关IP软核、参考设计及开发板等完整解决方案。

 

I3C 是MIPI联盟一个新的通讯协议,该协议兼容并扩展了传统I2C通讯协议,其总线为两线式串行总线。 高云I3C IP遵循MIPI联盟I3C总线的通讯协议,集I3C Master和Slave于一体,是一个参数可配置、基于高云半导体FPGA芯片的IP设计。该IP可动态地配置成I3C Master或 Slave,实现I3C Master与I3C Slave或I2C Slave的通信,从而完成I3C通讯协议的各种功能。高云I3C Master与 Slave IP及高云I2C Slave IP可与遵循MIPI联盟I3C通讯协议的其他Master或Slave外设,以及遵循MIPI联盟I2C通讯协议的其他Slave外设直接相连通讯。

 

 

高云半导体软核研发部门负责人高级经理高彤军先生强调:“高云开发I3C IP核分两步走,目前的初级版支持单倍数据速率(SDR)模式,后续升级版会支持双倍数据速率(DDR)模式,进一步提高数据传输速率至33Mbps或以上。此外,今天发布的高云I3C  IP,具有兼容并扩展I2C协议的功能,可直接与I2C Slave接入通信;后续升级版还附带配套设计的I3C至SPI链接桥和I3C至UART链接桥。今后连带发布的高云I3C-ECO-IP群组,将包括I3C2SPI-bridge、I3C2UART-bridge、SPI-Master-Slave-Combined IP、UART IP,从而能使I3C Master通过该链接桥直接与传统的SPI和UART 接入通信。这为方便业界迅速运用I3C技术提升其电子产品设计的速度与效能,并兼具维系支持传统外设,实现新老结合,降低成本,持续创新的最大性价比、性效比产品策略,铺平了道路。”

 

高云半导体总裁兼CTO宋宁博士表示:“高云I3C IP及其FPGA设计具有低引线数、可扩展性、低功耗、更高的容量等创新性能,能有效的减少集成电路芯片系统的物理端口、支持低功耗、高数据速率和其他已有端口协议的优点,为支持现代移动手持设备、智能驾驶、IOT设计添加了许多增强的特性。”

 

I3C应用举例

-力学感知(陀螺仪、加速计等)

-环境感知(声、光、温度、湿度等)

-仿生学感知(指纹、心率、呼吸等)

-通讯(近场通讯、远红外通讯等)

 

GW I3C基本特性

-高度灵活的参数可调设计,允许用户精确调整数据/时钟信号的周期,从而实现宽范围的数据发送速度调节。

-支持静态地址通讯

-支持动态地址机制

-支持I3C地址仲裁

-Single Data Rate(SDR)

-支持I2C (Slave Only)消息

 

GW I3C高级特性

-支持热接入(Hot-Socket)

-支持热接入时动态地址分配

-支持Slave请求Secondary Master(SDR-Only)

-支持线载中断(In-band Interrupts)

-支持CCC’s (Common Command Codes) 命令

 

GW I3C传输速度

高云半导体云源软件支持GW I3C(Master-Slave-Combined )IP的全流程自动设计。GW I3C SDR模式最高数据传输速率达到12.5Mbps。

 

GW1N-9 FPGA

GW1N-9芯片为I3C协议专门设计可动态切换模式的IO电路,具有这一新特性的IO安排在芯片的上下两个Bank上。用户在使用这些IO时软件模型无需改变,只需在约束文件中将I3C Mode打开即可。

 

GW I3C IP开发板与参考设计

高云半导体提供通过实测验证的I3C IP开发板,已配置好相关电路,可将多块开发板连接在一起进行I3C BUS通讯实验。

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
FC交换机协议处理芯片MT端口的设计与验证
FC交换机协议处理芯片MT端口的设计与验证

随着网络技术的快速发展,FC交换机对网络协议的分析、故障的定位等功能提出新的挑战。首先提出基于FC交换机协议处理芯片的监控端口(Monitor Port, MT)软核的工作原理;然后对监控端口软核进行了设计与实现;最后在虚拟仿真平台和FPGA验证平台下对MT端口的功能和性能分别进行仿真和测试。

FPGA重点知识13条,助你构建完整“逻辑观”之三
FPGA重点知识13条,助你构建完整“逻辑观”之三

我们的分析从下图开始,下图是常用的静态分析结构图,一开始看不懂公式不要紧,因为我会在后面给以非常简单的解释:

FPGA重点知识13条,助你构建完整“逻辑观”之二
FPGA重点知识13条,助你构建完整“逻辑观”之二

PGA的全局时钟应该是从晶振分出来的,最原始的频率。其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的。

FPGA重点知识13条,助你构建完整“逻辑观”之一

FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的,即解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。

一文帮你理清CPU、MPU、SoC、DSP、MPU、PLD,别再傻傻分不清楚
一文帮你理清CPU、MPU、SoC、DSP、MPU、PLD,别再傻傻分不清楚

目前世界上有两种文明,一种是人类社会组成的的碳基文明,一种是各种芯片组成的硅基文明——因为几乎所有的芯片都是以单晶硅为原料制作的,芯片系统的总数比人类的数量还多出数十上百倍。

更多资讯
eFPGA or FPGA SoC,谁将引领下一代可编程硬件潮流?
eFPGA or FPGA SoC,谁将引领下一代可编程硬件潮流?

eFPGA:冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA),是近期兴起的新型电路IP。

使用ECP5 FPGA解决网络边缘智能、视觉和互连应用设计挑战
使用ECP5 FPGA解决网络边缘智能、视觉和互连应用设计挑战

随着传感器、低成本摄像头和显示屏在当今嵌入式设计中的使用量飞速增长,市场上出现了许多激动人心的全新智能和视觉应用。

典型FPGA开发流程及基于FPGA的SOC设计方法
典型FPGA开发流程及基于FPGA的SOC设计方法

FPGA是可编程芯片,因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、存储器、输入输出接口电路以及其他设备,软件即是相应的HDL程序以及最新才流行的嵌入式C程序。

你知道吗?FPGA是这样工作的
你知道吗?FPGA是这样工作的

如前所述,FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的,即解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。

为什么说在嵌入式系统设计采用FPGA是理想的选择?
为什么说在嵌入式系统设计采用FPGA是理想的选择?

随着消费电子、物联网等领域的不断发展,用户需求也越来越复杂和多样,因此我们在嵌入式系统设计中必须选择合适的处理器(SoC)系统,当然我们也需要考虑成本、功耗、性能、I/O资源等方面,但是随着实践案例的增多FPGA越来越成为嵌入式系统设计的主流选择。

Moore8直播课堂
电路方案