FPGA学习技巧分享

2018-09-11 16:35:34 来源:电子发烧友网
标签:

在学习一门技术之前我们往往从它的编程语言入手,比如学习单片机时,我们往往从汇编或者C语言入门。

 

所以不少开始接触FPGA的开发人员,往往是从VHDL或者Verilog开始入手学习的。

 

但我个人认为,若能先结合《数字电路基础》系统学习各种74系列逻辑电路,深刻理解逻辑功能,对于学习HDL语言大有裨益,往往会起到事半功倍的效果。

 

当然,任何编程语言的学习都不是一朝一夕的事,经验技巧的积累都是在点滴中完成,FPGA设计也无例外。下面就以我的切身体会,谈谈FPGA设计的经验技巧。

 

功能足够强大的可编程器件PLD/FPGA - Altera/Intel的MAX10

 

我们先谈一下FPGA基本知识

1.硬件设计基本原则

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

 

它是作为专用集成电路领域中的一种半定制电路而出现的,既解决了定制电路的不足[功能固定,后期修改不灵活],又克服了原有可编程器件门电路数有限的缺点。

 

一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;

 

反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那么可以通过数据流串并转换,并行复制多个操作模块,对整个设计采用“乒乓操作”和“串并转换”的思想进行处理,在芯片输出模块处再对数据进行“并串转换”。从而实现了用面积复制换取速度的提高。

 

[上面两段讲得有点晦涩,通俗的意思也就是说一个人干不过来的活,可以多个人同时干,这样速度就快了, FPGA硬件资源丰富,可以通过多个功能模块并行处理的方式加快系统整体的处理速度]

 

● 硬件原则: 理解HDL本质。

● 系统原则: 整体把握。

● 同步设计原则: 设计时序稳定的基本原则。

 

2.Verilog作为一种HDL语言, 对系统行为的建模方式是分层次的

比较重要的层次有系统级、算法级、寄存器传输级、逻辑级、门级、电路开关级。

 

3.实际工作中,除了描述仿真测试激励时使用for循环语句外,极少在RTL级编码中使用for循环

这是因为for循环会被综合器展开为所有变量情况的执行语句,每个变量独立占用寄存器资源,不能有效的复用硬件逻辑资源,造成巨大的浪费。一般常用case语句代替。

 

4. if…else…和case在嵌套描述时是有很大区别的

if…else…是有优先级的,一般来说,第一个if的优先级最高,最后一个else的优先级最低。而case语句是平行语句,它是没有优先级的,而建立优先级结构需要耗费大量的逻辑资源,所以能用case的地方就不要用if…else…语句。

 

补充:1.也可以用if…; if…; if…;描述不带优先级的“平行”语句。

 

5.FPGA一般触发器资源比较丰富, 而CPLD组合逻辑资源更丰富

【其实这句话说的不对,CPLD的规模一般较小,速度快,内部的寄存器尤其是块状寄存器少,而FPGA只是内部的寄存器资源非常丰富,组合逻辑也不杀,取决于选用的系列和具体的型号,在同样的价格下,如果不需要太多的寄存器,而主要需要的是组合逻辑,选择PLD会更合适】

 

6.FPGA和CPLD的组成

FPGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等6部分组成。

 

【时钟发生器也是很重要的一部分,为了将器件运行在更高的速度,FPGA内部都集成了锁相环PLL电路】

 

CPLD的结构相对比较简单,主要由可编程I/O单元、基本逻辑单元、布线池和其它辅助功能模块组成。

 

FPGA内部核心功能

 

7.Block RAM

3种块RAM结构,M512 RAM(512bit)、M4K RAM(4Kbit)、M-RAM(64Kbit)。

 

● M512 RAM:适合做一些小的Buffer、FIFO、DPRAM、SPRAM、ROM等;

● M4K RAM: 适用于一般的需求;

● M-RAM: 适合做大块数据的缓冲区。

 

Xilinx 和 Lattice FPGA的LUT可以灵活配置成小的RAM、ROM、FIFO等存储结构,这种技术被称为分布式RAM。【Altera/Intel的也可以啊】

 

补充:但是在一般的设计中,不提倡用FPGA/CPLD的片内资源配置成大量的存储器,这是处于成本的考虑。所以尽量采用外接存储器。

 

8.善用芯片内部的PLL或DLL资源完成时钟的分频、倍频率、移相等操作不仅简化了设计,并且能有效地提高系统的精度和工作稳定性。


【主要是可以通过外部比较普通的时钟,就可以在FPGA内部运行到几百MHz的频率,并且可以产生各种不同相位的时钟给不同的时序逻辑】

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
从FPGA到ACAP,“万能芯片” 的华丽转身
从FPGA到ACAP,“万能芯片” 的华丽转身

FPGA被誉为“万能芯片”,能量就只有这么一点?当然不是的,目前FPGA在数据中心领域已经得到认可,加速卡解决方案成为数据中心的首选。而人工智能通过深度学习算法在认知智能和推理智能上遇到难题,擅长推理的FPGA被寄予厚望。

基于SRAM工艺FPGA的保密性问题

在现代电子系统设计中,由于可编程逻辑器件的卓越性能、灵活方便的可升级特性,而得到了广泛的应用。

Pickering Interfaces推出高性价比、高精度的PXI RTD仿真模块具有简洁的编程控制功能

2018年9月,于英国滨海克拉克顿镇,,作为电子测试和验证领域模块化信号开关与仿真产品的领导者,英国Pickering公司于近日发布了一款PXI RTD仿真模块40-263系列。

如果使用FPGA配合DSP来提升安全能力?

对于基于数字信号处理器(DSP)的设计,如果DSP没有足够的安全能力,便特别容易受到入侵。在许多应用中,如果使用FPGA以作配合来卸载DSP的部分工作,便可以轻易实施先进的安全功能。

详细分析CORDIC算法的原理及其FPGA实现方法

在无线电接收机系统中,由于会受到发射机运动、接收机运动和标准频率随时间动态变化等因素的影响,其接收机接收信号往往会发生频率偏移,因而需要进行频偏校正。在扩频通信系统中,频偏校正电路能消除中频偏移对接收机扩频码的捕获以及数据解调性能的影响,从而提高接收机的性能。

更多资讯
《深度强化学习》手稿开放

一年前,机器之心发布了加拿大阿尔伯塔大学计算机系博士 Yuxi Li 的深度强化学习综述论文,该论文概述了在深度强化学习(Deep Reinforcement Learning)方面喜人的进展。而这本刚上线的《深度强化学习》手稿对前面的版本《深度强化学习综述》做了大规模的改进;从一年多前的 70 页扩充到现在的 150 页。

GICv3架构中,对中断的分组解析

GICv3架构中,对中断进行了分组。分成了以下三个组

想要学好大数据需掌握这十二大技术

大数据是对海量数据进行存储、计算、统计、分析处理的一系列处理手段,处理的数据量通常是TB级,甚至是PB或EB级的数据,这是传统数据处理手段所无法完成的,其涉及的技术有分布式计算、高并发处理、高可用处理、集群、实时性计算等,汇集了当前IT领域热门流行的IT技术。

35岁咋就成了某些工程师的坎儿?

在工程师这个“贵圈”有个不成文的观念,据说,如果过了35岁,还在吭哧吭哧地干技术,那就是人生的loser,以激进著称的华为甚至也貌似传出过淘汰34岁以上工程师的流言。本来嘛,靠着在百家讲坛上讲三国还清房贷并成功逆袭人生的易中天教授就曾经提到过,‘古人三十六岁就自称老夫’,按古人虚岁方式计算,现如今的35岁正好是古人的36岁。一位“老夫”,

C语言嵌入式系统编程

模块划分的"划"是规划的意思,意指怎样合理的将一个很大的软件划分为一系列功能独立的部分合作完成系统的需求。C语言作为一种结构化的程序设计语言,在模块的划分上主要依据功能(依功能进行划分在面向对象设计中成为一个错误,牛顿定律遇到了>相对论), C语言模块化程序设计需理解如下概念

Moore8直播课堂