Gartner首席研究官Jim Tulley指出：一年大约有7000个基于ASIC的设计，这个数目还在减少。与此同时大约有100000个进行的FPGA设计，其中30000个会包含微处理器的设计。11年前，在法国Grenoble的IP会议上，IP供应商们和使用者仅把FPGA当作ASIC的原型验证工具。
情况已经发生变化了，08年的IP会议上，主角将会是FPGA供应商Actel、Xilinx和Altera，第三方IP供应商Synopsys，用户Alcatel-Lucent。主办方Design and Reuse在网站上提供了一个IP搜索引擎，同时针对ASIC和FPGA。本次会议的主题是：复杂FPGA设计依赖于芯片供应商还是第三方的IP？
ASIC界有很多不同的公司，他们支持设计方案的不同部分，都想做出贡献和获得利润。当你设计自己的ASIC时，需要购买设计工具，购买IP licenses，你需要集成IP实现新的设计，需要选择制造商，当然你得支付一大笔NRE费用。
FPGA就不同了，Actel的Tom就爽快多了，他的公司主要是卖芯片，为了确保你购买他的芯片，他会给你提供很多优惠。假如你的设计中要使用ARM Cortex M1核，一个32位处理器，开发工具是免费，IP是免费的，你只需要支付芯片和flash编程器的费用，仅仅350$。Xilinx和Altera早就意识到IP的重要性了，只是他们的IP不是免费的，所以没有充斥整个市场。FPGA已经作为系统开发平台来使用了，IP只是实现的方法。
不论这三家还是其他的第三方公司都认为IP是必需的，虽然FPGA芯片供应商提供了可客观数量的IP，但是他们不可能掌握所有领域的知识，特别是通信接口和某些特定应用方面。他们也鼓励第三方公司开发特定的IP，Xilinx不但拥有200人的IP开发团队，而且有超过300个IP合作伙伴。Altera会小心的选择IP伙伴，同他们紧密的合作，保证都能获取利润。Actel有相当数量的IP开发人员，58个合作公司提供了170多个IP core。Synopsys采用了积极的IP开发策略，他们的FPGA产品主要来自原来的ASIC方面，他们超过半数的客户在ASIC设计中使用了FPGA，大部分是IP，其中半数包含处理器。比较特殊的是接口IP，需要硬件验证。
FPGA设计者超过他们ASIC同行的一个优势是日益增长的IP，假如要设计一个USB芯片，需要不同供应商的PHY和MAC硬IP，使用第三方软件，得花费时间去整合和测试，要学习更多的关于USB方面的知识；在FPGA设计领域，包括芯片供应商，都明白用户不会想要成为某种IP的专家，FPGA IP设计者会在目标芯片上实现USB，他们能够保证设计跟标准的一致性。Alcatel Lucent的Francois Kleitz从用户的角度看待FPGA开发，在低端FPGA上自己设计就可以完成，对于较大的工程设计需要使用外部IP。一般来讲，一个设计中75%的IP来自FPGA供应商，25%的IP来自第三方，Kleitz的经验表明，FPGA IP比ASIC IP可以有更好的性能，特别是通用领域，因为他们会在设计中有上百次的重复使用。然而，FPGA设计也有其缺点：编译和仿真会花费大量的时间，因为IP不是以源代码的形式提交。
这一点FPGA设计者已经达成一致，他们想要验证IP本身，在更高级的验证中添加IP，而芯片供应上通常会提交IP核的网表。两年前，Synplicity（现在是Synopsys的一部分）开发了一个开放的IP编码环境，IP供应者使用这个标准来编写源代码，工具集中的不同单元能够在合适的时候执行仿真和综合。Actel采纳了这种方法，Altera和Xilinx使用他们自己的编码技术，这样增加了新的难题。供应商不会以特定的形式提交IP，通常会提交给用户RTL级的代码。
Alcatel Lucent也致力于简化IP的商业模式，假如你要设计芯片，你需要数百万美金的NRE费用，跟不同的IP供应上交易，他们每个都有不同的licence，即使你使用FPGA来设计，这种方法也是难以忍受的，Kleitz建议采用“Standard Contract Interface”。
对于设计者来说，Actel-ARM模式是很好的一种方法，购买了芯片就购买了ARM IP
core，但是FPGA供应商不会对所有的IP都采用这种方法的。Gabriele Saucier的Design and
Reuse网站提供了IP供应商和设计者需求之间的桥梁，从网站上可以看到对FPGA
IP需求的增长。回到前面的问题，很显然，答案是肯定的。设计需要依赖于IP，但是FPGA设计中的IP商业模式要不同于ASIC，需要比FPGA供应商现有的商业模式更宽泛，要有更多数量的免费IP供应。这是需要IP供应商自己来掌控的平衡。
IP for Complex FPGAs
By Dick Selwood，FPGA and Structured ASIC Journal yw-译
;){kind=link}