Altium信号完整性分析
概述：
在电子产品向高密和高速电路设计方向发展的今天，解决一系列信号完整性的问题，成为当前每一个电子设计者所必须面对的问题。业界通常会采用在PCB制板前期，通过信号完整性分析工具尽可能将设计风险降到最低，从而也大大促进了EDA设计工具的发展……
信号完整性（Signal Integrity，简称SI）问题是指高速数字电路中，脉冲形状畸变而引发的信号失真问题，通常由传输线不阻抗匹配产生的问题。而影响阻抗匹配的因素包括信号源的架构、输出阻抗(output impedance)、走线的特性阻抗、负载端的特性、走线的拓朴(topology)架构等。解决的方式可以采用端接(termination)与调整走线拓朴的策略。
常用的端接方式比较：
|
端接类型 |
相对成本 |
信号时延 |
功率耗费 |
临界参数 |
特性 |
|
串接方式 |
低 |
显著 |
低 |
Rs=Z0=R0 |
良好的DC噪声 |
|
并接方式 |
低 |
很小 |
高 |
R=Z0 |
功耗太大 |
|
Thevenin方式 |
中 |
很小 |
高 |
R=2 * Z0 |
大功率CMOS |
|
二极管方式 |
高 |
很小 |
低 |
无 |
极限过冲，振铃 |
|
RC方式 |
中 |
很小 |
中 |
R=Z0,C=20~600pF |
带宽阻碍 |
