Virtex-5 FPGA 在广播中的应用

推荐给好友

打印

加入收藏

更新于2007-06-01 16:04:12

从模拟广播转为数字广播，以便增加可用通道与服务的数量，和增强观众体验来创造更多的收入。

提供高清晰度（HD）和低比特率内容，以便通过高清晰度电视和移动电话屏幕观看。
提供用于实现新压缩算法和实时视频处理的硬件，使 HD 满足高出标准清晰度（SD）（软件不再支持标准清晰度）5.5 倍的处理和带宽要求。
转而采用基于 IP（互联网协议）的网络。
为三重播方服务提供灵活的、可升级性能。
轻松实现传统的和新的通信环境之间的连接
提供增值功能，使其设备不同于市场上的其它产品。
以经济的价格和极短的时间满足用户对这些平台的需求。

Virtex-5 FPGA 解决了广播难题

Virtex™-5FPGA 架构和特性帮您创建独特的、成本优化的平台。这些平台能够为下一代广播设备提供高性能、灵活而又可升级的解决方案。

图1可以实现实时 HD 视频处理功能的 Virtex-5 FPGA 特性

表1：针对广播设备的 Virtex-5 特性和优势
Virtex-5 SXT 的特性	广播的优势
高密度、高速和可重编程架构逻辑单元高达 94K 真正的 6 输入 LUT	支持速率超过 HD 速率的实时视频处理，并能够在数字影院分辨率下进行处理实现了 SD 向 HD 的转变加速 DCT 和 CABA 之类的各种视频编解码器子模块，并执行各种高速像素处理任务支持线速率吞吐量为实现协议桥接支持提供了灵活的平台，如SDI/ASI 到以太网/IP 6 输入 LUT 可以极大地缩小主要基于逻辑的视频处理设计的尺寸，或者提供更多的门电路来增加功能和特性在开发和现场应用阶段实现算法改进架构灵活性；与 FPGA、ASIC、ASSP、NPU、CPU、DSP 和带有不同协议的存储器组合实现互联
550Mhz 36 Kbit 双端口 BRAM / FIFO 集成式 ECC 高达 11.6Mb 的 BRAM / 器件	快速接入广播应用中广泛使用的存储器资源降低 BOM；降低创建 FIFO 和视频线路缓冲器时对外部存储器的要求
550 Mhz 25x18 DSP slice 集成式 ALU DSP slice 多达 640 个	加速视频处理，以便支持实时 HD 视频滤波和控制，以及编解码器算法，如运动估计和 H.264 中的解锁滤波器与先前的产品系列和竞争 FPGA 相比，25x18 实现了更高的滤波精度 SIMD（单指令多数据）特别适于高分辨率覆盖和视频整合使地面、卫星、电缆和移动应用的单位通道 FEC、调制和发射成本最低 FPGA 中的嵌入式 DSP slice 使得设计者能够节省宝贵的逻辑资源，并将其用来实现其它功能功耗比基于 FPGA 的竞争 DSP 设计低
550Mhz 时钟管理管道（CMT）采用 DCM 和 PLL 技术单位器件多达 6 个	在一个器件上同时支持 SD 和 HD 速率。利用多个视频参考时钟来降低系统级板设计的难度更高的工作频率实现了广播设计所需的最高设计吞吐量多时钟域支持实现了高度集成的单芯片系统设计
SelectIO I/O 块利用 Chipsync 技术和 XCITE DCI 高速 800 Mhz 单端 1.25 Ghz 差分 IO 多达 640 个支持的电压高达 3.3V	支持高达 SD 速率的视频接口，如 SDI、DVB-ASI 和 AES3/EBU 音频在整个标准/专用单端接口（如 HSTL、SSTL）和差分接口（如 SFI-4、SPI4.2）上保证实现尽可能最高的吞吐量实现架构灵活性；与 FPGA、ASIC、ASSP、NPU、CPU、DSP 和存储器、及带有不同接口的 ASSP 组合实现互联
降低功耗动态功耗降低 40% 静态功耗不变	简化功耗管理设计，特别是对于支架安装系统用于实现电压和温度控制、分析与报警的系统监控器降低由于气流、风扇和散热器引起的电源管理成本
Sparse Chevron 封装	减轻视频信号抖动性能和容限的负担。为存储器和标准接口（如 GMII、SPI4.2）之类要求极为苛刻的并行 IO 应用实现高速 IO 性能及设计余量
3.125 Gbps 收发器（GTP） 100Mbps – 3.2Gbps的可选范围业内最低的功耗，3.2 Gbps情况下的功率低于100mW 每个器件上的 GTP 多达16个	支持 3Gbps SDI、双速率 SDI 和 HD-SDI 串行数字视频标准出色的抖动性能，超出了 SMPTE 指标规定的范围功耗降低意味着可以节省功耗和热量管理的成本
针对 PCI Express® 的嵌入式 Xilinx 端点模块	使得 SD/HD 视频通道能够打开和关闭用于实现软件控制的硬驱动（如开关、编辑）实现流经器件的视频流的 PC 控制
嵌入式三态以太网 MAC 每个器件上的 EMAC 多达4个 10/100/1000 Mbps 操作	在千兆位级以太网上实现了分组视频支持语音 IP，而无需 MAC 的 FPGA 逻辑资源（极大地缩小了设计尺寸）完全通过测试的内置式设计可以简化设计验证

针对广播的 Virtex-5 FPGA 应用

Virtex-5 为跨广播链应用找到了答案。您可以用 Virtex-5 FPGA 实现：

经济型视频和音频接口
实时HD 视频处理
复合视频和音频压缩编解码器
前向纠错（FEC）和调制
广播系统所需的其它功能，如存储器控制器、嵌入式子系统，当然还有协议桥接

表2： Virtex-5 在广播系统中的应用
功能类别	FPGA 应用
接口和网络	3Gbps SDI 双速率 HD-SDI HD-SDI SDI DVB-ASI AES3/EBU 音频以太网和语音 IP PCI Express 电信和数据通信接口
编解码器	MPEG-2 MPEG-4 H.264/AVC JPEG2000
视频和音频处理	SD 到 HD 的上/下转换去交织缩放和尺寸调整帧速率转换色空转换高品质滤波视频和图片增强数字视频效应 – Wipe、Key等。画中画和画旁画音频采样速率转换
传输	DVB-S DVB-S2 DVB-C DOCSIS J.83A/B/C DVB-T DVB-H DVB-RCS FEC – Reed-Solomon、交织器、卷积编码、Turbo 编码 FIR 滤波（平方根升余弦）预加重 FFT（如 OFDM）
桥接（芯片到芯片，芯片到模块，芯片到背板）	DVB-ASI 到 IP/以太网 Aurora 串行 RapidIO EMIF PCI Express
存储器控制器	DDR2 SDRAM、DDR SDRAM、QDR II SRAM、RLDRAM II
嵌入式处理（MicroBlaze™ 软处理器）	数据通路控制优化的状态机实现基本音频处理

文章出处：EEFOCUS

表1：针对广播设备的 Virtex-5 特性和优势
Virtex-5 SXT 的特性	广播的优势
高密度、高速和可重编程架构逻辑单元高达 94K 真正的 6 输入 LUT	支持速率超过 HD 速率的实时视频处理，并能够在数字影院分辨率下进行处理实现了 SD 向 HD 的转变加速 DCT 和 CABA 之类的各种视频编解码器子模块，并执行各种高速像素处理任务支持线速率吞吐量为实现协议桥接支持提供了灵活的平台，如SDI/ASI 到以太网/IP 6 输入 LUT 可以极大地缩小主要基于逻辑的视频处理设计的尺寸，或者提供更多的门电路来增加功能和特性在开发和现场应用阶段实现算法改进架构灵活性；与 FPGA、ASIC、ASSP、NPU、CPU、DSP 和带有不同协议的存储器组合实现互联
550Mhz 36 Kbit 双端口 BRAM / FIFO 集成式 ECC 高达 11.6Mb 的 BRAM / 器件	快速接入广播应用中广泛使用的存储器资源降低 BOM；降低创建 FIFO 和视频线路缓冲器时对外部存储器的要求
550 Mhz 25x18 DSP slice 集成式 ALU DSP slice 多达 640 个	加速视频处理，以便支持实时 HD 视频滤波和控制，以及编解码器算法，如运动估计和 H.264 中的解锁滤波器与先前的产品系列和竞争 FPGA 相比，25x18 实现了更高的滤波精度 SIMD（单指令多数据）特别适于高分辨率覆盖和视频整合使地面、卫星、电缆和移动应用的单位通道 FEC、调制和发射成本最低 FPGA 中的嵌入式 DSP slice 使得设计者能够节省宝贵的逻辑资源，并将其用来实现其它功能功耗比基于 FPGA 的竞争 DSP 设计低
550Mhz 时钟管理管道（CMT）采用 DCM 和 PLL 技术单位器件多达 6 个	在一个器件上同时支持 SD 和 HD 速率。利用多个视频参考时钟来降低系统级板设计的难度更高的工作频率实现了广播设计所需的最高设计吞吐量多时钟域支持实现了高度集成的单芯片系统设计
SelectIO I/O 块利用 Chipsync 技术和 XCITE DCI 高速 800 Mhz 单端 1.25 Ghz 差分 IO 多达 640 个支持的电压高达 3.3V	支持高达 SD 速率的视频接口，如 SDI、DVB-ASI 和 AES3/EBU 音频在整个标准/专用单端接口（如 HSTL、SSTL）和差分接口（如 SFI-4、SPI4.2）上保证实现尽可能最高的吞吐量实现架构灵活性；与 FPGA、ASIC、ASSP、NPU、CPU、DSP 和存储器、及带有不同接口的 ASSP 组合实现互联
降低功耗动态功耗降低 40% 静态功耗不变	简化功耗管理设计，特别是对于支架安装系统用于实现电压和温度控制、分析与报警的系统监控器降低由于气流、风扇和散热器引起的电源管理成本
Sparse Chevron 封装	减轻视频信号抖动性能和容限的负担。为存储器和标准接口（如 GMII、SPI4.2）之类要求极为苛刻的并行 IO 应用实现高速 IO 性能及设计余量
3.125 Gbps 收发器（GTP） 100Mbps – 3.2Gbps的可选范围业内最低的功耗，3.2 Gbps情况下的功率低于100mW 每个器件上的 GTP 多达16个	支持 3Gbps SDI、双速率 SDI 和 HD-SDI 串行数字视频标准出色的抖动性能，超出了 SMPTE 指标规定的范围功耗降低意味着可以节省功耗和热量管理的成本
针对 PCI Express® 的嵌入式 Xilinx 端点模块	使得 SD/HD 视频通道能够打开和关闭用于实现软件控制的硬驱动（如开关、编辑）实现流经器件的视频流的 PC 控制
嵌入式三态以太网 MAC 每个器件上的 EMAC 多达4个 10/100/1000 Mbps 操作	在千兆位级以太网上实现了分组视频支持语音 IP，而无需 MAC 的 FPGA 逻辑资源（极大地缩小了设计尺寸）完全通过测试的内置式设计可以简化设计验证

全球三大晶圆代工巨头齐遇冷

ARM开讲：移动计算时代的趋势和挑战