引言
数字通信流是芯片、功能电路板和系统间高速互连的推动力。数据是数字化的，但它也是设计师选择驱动这些高速传输线的模拟低压差分信号(LVDS)。经证明，LVDS具有速度高、功耗低和噪声可控等特点。它的价格优势也使其在数字通信的点对点应用中得到广泛流行。
这篇产品指南首先介绍PCIExpress 接收器(RX)设计验证的需要。然后描述要进行的各种测试。本文将给出RX设计验证测量，特别是噪声和串扰测量的各项技术细节。主要针对测试中的RX部分，因为它比发送器(TX)部分更富挑战性。TX部分能直接接到示波器上进行信号测量。而RX部分则需要使用间接的方法。
工作原理
图1是工作原理和在RX设计验证测试中所作的主要假定。用训练序列初始化PCI Express 被测装置。这是激励DUT某部分功能的特定数据序列。当受到训练序列激励时，DUT的反应是输出类似序列。响应每位的码型是可预期的。但由于PCI Express规范允许激励(训练序列TS1)和DUT 响应(培训序列TS2)之间存在反应时间，因此不能预期精确的时序。响应需在一个反应时间窗内查看。
这一行为能用于表征RX输入性能。可在常规或叠有应力的条件下发送训练序列。可向激励序列施加的应力有不同的电平和摆幅，叠加于电平之上的共模噪声和差模噪声，或是会减小眼图张开度的抖动等。
设计验证/ 表征测试装置
逻辑分析仪是确定对训练序列的响应是否正确的首选工具。逻辑分析仪能精确地分析数据流，检查是否对预期的数据序列进行了正确的传输。
这里需要一个码型发生器，用以产生作为激励的训练序列。码型发生器可以加载数据序列，即把数据序列送入存储器中。通过使用可变电平和定时功能，可使施加到RX输入端的序列就带有标称的电平和时序。此外，还可把摆幅和脉冲宽度减小，直到DUT即将无法正常工作的那一点。也可在另一台函数发生器的帮助下向信号进一步施加噪声和抖动应力。详情见下图。
激励部分(脉冲码型发生器) 和TX (响应)部分(用于信号完整性测试的示波器(Agilent 86100A/B InfiniiumDCA)，共同构成了RX设计验证测试装置。
对于功能测试，要求激励信号纯净，其电平/ 摆幅按标称条件设置。这些电平符合或超过标准规定的最低要求。不施加噪声或抖动。
通过把电平/ 摆幅降到接收器最低要求之下进行应力测量。逻辑分析仪立即检测到因RX 输入不能识别附有应力的信号所造成的假响应。施加的其它应力还包括叠加噪声，可以是共模噪声或差模噪声。共模噪声以同样方法同时加到数据和互补数据上。差模噪声或串扰是只加到一条数据线上的噪声信号。抖动调制将减小有效眼图张开时间。眼图张开越小，RX输入就越难正确捕获数据位。在某一眼张开度下，输入带宽将不足以正确识别输入序列。
详细内容 
