但现在已有新的工具和方法，可尽量减少对设计的影响。然而，现在必须在设计的最初阶段就仔细地对测试进行规则。如今不再有可能建造一个原型，而后简单地在线上进行焊接以连接示波器或逻辑分析仪，测试方法必须是整个设计规划中的一部分。
不幸地是，数字设计工程师已采用多年的技术和工具不再可行。现今的设计工程师如果不广泛建模和采用Spice仿真，甚至根本无法想像进行每秒千兆位总线的设计。当然，其中也不乏有人继续用与4MHz处理器的黄金时期同样的工具和方法，试图对高速电路进行故障定位和调试。
为实现速度上的突破，HyperTransport、InfiniBand和RapidIO等技术，采用了如LVDS等“新”电气规范，并以高效点对点总线结构替代了传统的多点接入(multidrop)总线。突然间，数字设计工程师从舒适的0和1的世界，转而挺进到高频模拟世界。那些在场与波里上了第一课，而后在黑夜中惊呼，现在正在被拉回传输线理论、反射以及甚至是S参数的真实课堂。
由于当今总线的高频效应和新型拓扑结构，设计工程师需要更有效地使用测试设备，以确定信号完整性和数据完整性。同时，仿真和评估工具不断成熟与改进，新型总线技术局限了那些工具的使用。
例如，模型是从学习和观察开始构建的。当市场上出现新型总线时，提供给大多数工程师的信息十分有限。大部分情部下，领先的技术采用者把它们当作其知识产权，在技术成为主流技术之前，不愿与人分享信息。所以，在采用这些技术的初期，测试工具和采用工具进行调试和确认的能力十分关键。
利用老式4MHz微处理器或USB1.1设备，100MHz示波器或任何示波探测手持装置就足够用了。它们可以应付1.5Mbps/或甚至12Mbps的设备。而对480Mbps USB速率来说，如示波探测这样简单的事情都会动态影响到系统。
测试设备测量选择对如通过1GHz时钟“两级泵激”(double-pumping)数据的HyperTransport链路这样的先进系统有多大影响呢？由于创建与保持时间减少，数据捕获尤其受到影响。事实上，新技术的出现已带来了新的术语。创建与保持时间现在已经是过时的术语了。现在，高速数据传输被称为“数据有效窗”，它是创建、保持和压摆的结合。
想当初，1992年的Intel Pentium前端总线(FSB)具有5ns的创建时间和5V的压摆。现在，InfiniBand和RapidIO的数据有效窗为250ps，差分压摆为200mV。
相较于1992年Intel FSB，现在InfiniBand规格数据有效窗减小20倍，压摆减少25倍，delta值为500。换而言之，当今的总线仅消耗了1992年Pentium FSB 0.2%的能量。
作者：GreggBuzard
