但是HyperTransport规范甚至没有包括一个连接器。那么设计工程师如何对总线进行探测呢？这种挑战并不仅限于HyperTransport。运行于133MHz的PCI-X也只有一个插槽，如果插入了测试工具，该插槽也无法再提供真正的设备使用了。
PCI-X和Accelerated Graphics Port2.0(AGP4X)的解决方案为一种内插板设计。这是一块插入主板上的连接器的卡板，同时为应用设备提供连接器以及为逻辑分析仪提供通道。该解决方案要求极其仔细的内插板设计，以防止信号歪斜和对目标系统产生负载。
内插板设计方法在高达133MHz时钟速率工作良好，甚至对于如266MTpsDDR SDRAM数据两级泵激系统都是一种非常稳定的设计。然而，随着技术跃进到533MTps或更高，内插板设计变得太具侵略性，并将产生负载、反射、分支短根(stub)和不可接受的通道延迟。
现在存在一个难题。新技术意味着仿零点和模型没有提供让人对产品产生信心的足够的技术细节。因而，物理测量非常关键，不过通过连接器的简单连接不再可行了。
下面两个实例显示了解决连接难题的不同解决方案。一个实例考察怎样针对HyperTransport链路设计连接器，另一个则检查内插板式解决方案不再可行的AGP3.0端口。两个方案都被开发用以支持分析探测的连接。在每种情况下，设计工程师进行广泛的Spice仿真，以及实实在在的物理验证，以证明所述连接解决方案要的有效性和可靠性。
HyperTransport
作为一个创新型的串行连接接口，HyperTransport可以在理论值为16GBps的速率传输数据。物理层采用了具有800mV压摆和200ps数据有效窗的LVDS信号技术。如前所述，由于HyperTransport没有任何连接器，它也提出了独特的挑战。没有连接器，对于问题根本原因的跟踪、对于复杂时序的捕获和对系统稳定性的确认，即使不是不可能的，也会变得很困难。
为了接入HyperTransport链路，连接器必须被设计到目标系统中。这里Spice模型显示了HyperTransport链路规范、80针Robinson Nugent连接器和Future Plus FS2240 HyperTransport分析探测器的值。此例用于说明目的。
FS2240被设计用于对两台HyperTranspor设备之间进行采样。每一个单向连接链路安排一个探测连接。8b链路包括8个数据信令、1个控制信令和1个时钟信令，而16b链路包括16个数据信令、1个控制信令和2个时钟信令。目标设计的HyperTransport信号被通过孤立的尖端电阻连至探测器。当探测器附着于目标时，它在每个链路的差分对之间仅呈现标称负载。
利用前一代嵌入式总线，对于设计工程师而言典型的测试解决方案是，在板布局设计中包含一个测试连接器。在较低的频率上，所产生的分支短根(stub)对总线的影响极小。但在现今差分总线的频率上，分支短根就成为不可接受的反射源。一种简单的解决方案是对连接器连接端和链路之间，以尖端电阻器进行桥接。当不再需要测试连接时，只要去掉尖端电阻器以消除分支短根相关的问题。
当需要从设计走向制造时，只要不加载尖端电阻器和连接器，仅留下连接器的连接端。该解决方案还有一个隐藏的好处：如果产品在现场失效，或整个产品系列出现问题，很容易连至总线以验证操作。简单地加载连接器和尖端电阻，板就准备好可以进行测试了。
为使对目标HyperTransport的影响降至最小，必须仔细地将连接设计到电路中。这些通过采用Spice模型作为电路仿真的一部分而实现。正确的尖端电阻值、连接器的放置和线路长度，对于组合连接器和减小对链路的影响都很重要。目标设计要求包括：从驱动设备到连接器的延迟得到补偿；到连接器的最大刻蚀长度有限；从目标信号到尖端电阻器的分支短根长度最小。
作者：GreggBuzard
