IEEE发表防止Verilog-HDL标准分裂对策

推荐给好友

打印

加入收藏

更新于2007-09-25 01:15:48

IEEE Verilog-HDL

美国IEEE日前宣布，为了统一目前正在开发Verilog-HDL（IEEE 1364）下一版本的2项活动、即“IEEE 1364升级版（IEEE P1364）”与“SystemVerilog（IEEE P1800）”，已在IEEE标准委员会（IEEE-SA）Corporate Initiative中成立了专门工作组。Verilog-HDL原本是由原美国Gateway设计自动化公司针对逻辑模仿器“Verilog”而开发的。美国Cadence设计系统公司1990年收购Gateway以后，业界就出现了“对Verilog-HDL提供支持的强有力EDA开发商是Cadence”这样一种默契。Verilog-HDL于1993年被批准为IEEE 1364。2001年经过改进后，成了Verilog-2001。目前正在进行第2次改进。

　　而SystemVerilog虽说是在Verilog-HDL的基础上开始的，不过却成了具有浓厚的美国Synopsys（Cadence的竞争对手）色彩的Verilog-HDL。SystemVerilog于今年6月被赋于“IEEE P1800”序号以后，标准化活动有所加快。由于IEEE承认了2项新版Verilog-HDL的开发活动，因此EDA开发商和用户均有所担心。据IEEE称，提供支持Verilog-HDL的EDA工具的开发商将超过100家。另外，Verilog-HDL模拟器的授权总数已经超过20万，2002年Verilog-HDL模拟器的市场规模据称达到了3亿5000万美元。

　　此次成立的工作组由IEEE计算机学会（Computer Society）下属的设计自动化标准委员会（DASC）和IEEE-SA CAG（Corporate Advisory Group）以发起人形式进行管理。该工作组成员是企业，各公司均拥有1票投票权。希望通过正常的标准化工作，迅速实现标准化。在该工作组指导下，首先将在未来12～18个月内按照IEEE P1800这种序号实现格式和测试描述语言等标准化，然后，与IEEE P1364进行统一。不过，此次并未公布具体的统一方法。从这个意义上来说，旨在监视2项标准化活动，避免失去控制的组织是在2项活动之上而成立的，这种说法大概更符合现实情况。

文章出处：日经BP社