第1节 概要
在二十世纪70年代早期，CAD工具就已经开始广泛使用，电路设计者既可以使用基于图形的原理图工具，也可以使用基于文本的网络表工具。其中在90年代中期，原理图工具占据了几乎所有的CAD市场，这是因为使用图形编辑器来创建电路的结构图可以很容易的转为含有所有细节而且无错误的网络表。但是早期的基于图形的工具价格非常昂贵-而且还需要价格昂贵的图形工作站来运行它们，还有设计出来的结果不能在不同计算机和工具之间移植。早期基于文本的工具，实际上能够允许设计者直接输入网络表，而且由于不需要在高端计算机上使用，可以让设计很轻便，从而也获得了一些发展。
随着IC结构的发展，已经可以在芯片上放置越来越多的三极管。这样就显现了一个问题，在70年代末就已经发现原理图的方法已经不适合用于复杂设计环境中。一个设计者可以描述电路的行为且该电路需要几千个逻辑门，而这就可能让很多规划工程师花费几周甚至几个月的时间来将这一行为描述转为实际的三极管电路。此外，随着设计复杂程度的增加，就需要更多的工程师，工作组也越来越大，并且在工程师之间还要共享越来越多的细节性技术数据。
这些原因从而造成了新的瓶颈-已经证明，在复杂和扩展的设计环境中，很难让大量的设计人员和规划工程师在一起来共同按计划完成非常精确的设计说明。因此，美国国防部启动了一项计划，开发一种方法使得设计者之间可以高效率的交换指定的技术数据。在1981年，美国国防部将各处于领导地位的技术公司召集到了一起组成了一个联盟，并要求他们创立一种新的“语言”可以精确的描述复杂、高速的集成电路。该语言要能够有广泛的描述能力，这样任何电路细节性的行为都可以被描述。这一项工程最终产生了VHDL，即“甚高速集成电路硬件描述语言very-high-speed-integrated-circuit-Hardware Description Language”英文缩写。本实验将阐述一些在数字电路设计中使用VHDL的基本概念。
在本章节开始前，你应该……..
熟悉逻辑电路结构
知道怎样使用WebPack原理图工具，以及怎样仿真电路
知道怎样将电路下载到Digilent电路板中
理解逻辑系统和最简化技术
在完成本章节之后，你应该
能够写出组合逻辑电路的VHDL描述
能够综合、仿真以及下载基于VHDL描述的电路
理解VHDL和电路综合器的角色，理解结构与行为设计之间的区别。
本模块需要：
一台Windows操作系统计算机
Xilinx ISE/WebPack软件
一块Digilent电路板
