第7节 存储器其它输入信号
除了有复位和预置位信号，存储器电路中还有两个输入信号。第一个是时钟使能信号（CE），用于确定存储器是否响应时钟信号。在很多应用中，能够很方便的暂时性禁止时钟对存储器的作用。只要将时钟信号与使能信号共同组成一个与门就可以了。但由于很多原因，这样设计很糟糕应该避免使用这项技术，尤其是使用FPGA的时候（事实上，很多现代CAD工具都不允许使用逻辑输出来驱动时钟输入）。尽管不能“门限时钟信号”的原因中绝大部分都已经超出了本章节的范围，但有一个原因是因为用于时钟门限的与门输出会产生毛刺和过冲，从而导致不需要的时钟脉冲因为“泄露”而产生。只有当能够避免可能的毛刺时，才能采用使用CE输入信号来禁止时钟的设计方法。
其它在存储器中经常使用到的信号是同步复位信号，能够在下一个时钟上升沿驱动存储器输出为0。同步复位信号只驱动存储器中与门的一个输入端（另外一个输入端由D输入数据驱动）。
练习6：创建并仿真练习文档中D触发器的行为性VHDL源文件。
