第2节 比特分段设计方法
当设计含有二进制码总线结构的电路时，考虑设计单纯的一对比特要比考虑设计一组二进制码要简单的多。原因很明了-描述具有两套8-比特总线结构的电路需要65K行的真值表，而描述一对比特的电路只需要4行的真值表。当考虑设计单纯的一对比特电路时，那么目标就是构造一个电路并可以被复制N次-每一个比特一次。
很多操作二进制码的电路可以被简单的分割为更小的，比特级的电路。有一些电路不能使用该方法，一比特一比特的需求分析并不能表示它就可以采用比特分段的方法（比如，某些电路需要将一种数据码转换为另一种数据码就属于此类）。因此，第一步应用比特分段设计方法的目标就是分析查找是否可以将已知的问题表达为比特级操作的集合。
很多操作二进制码的电路可以被简单的分割为更小的，比特级的电路。有一些电路不能使用该方法，一比特一比特的需求分析并不能表示它就可以采用比特分段的方法（比如，某些电路需要将一种数据码转换为另一种数据码就属于此类）。因此，第一步应用比特分段设计方法的目标就是分析查找是否可以将已知的问题表达为比特级操作的集合。
在典型的比特分段设计中，信息在各自相邻近的比特位上传输。比如，一个电路可以将两个二进制数相加，任何一对比特对都可能向更高位的比特对产生进位。在比特分段模型设计中，要明确和包括任何的内部分段范围。处理这些额外的“内部”信号可能需要一些额外的逻辑门，而这些逻辑门在非比特分段设计中是不需要的。但是更通常的做法是，采用额外的逻辑门花费了小的代价却带来了大的实际意义的设计方法。本章节中的所有设计都采用了比特分段的方法。
