基于XILINX FPGA片上嵌入式系统的用户IP开发
随着FPGA技术的发展，在FPGA上实现片上系统在技术上已经可能。基于FPGA片上系统开发已成为目前FPGA应用的一个热点。但是基于FPGA片上系统对使用者的知识要求比较高，使用流程比较复杂，参考资料不多。成为目前开发者应用的瓶颈。本书针对基于FPGA片上系统开发的核心，用户IP的开发，并结合XILINX的嵌入式开发工具EDK，详细讲解了怎么去开发和调试客户自己的用户硬件外设（用户IP），使得开发者可以很快地熟练使用EDK，进行自己的片上系统开发。 [ 阅读全文 ]

XILINX是全球领先的可编程逻辑完整解决方案的供应商。Xilinx公司成立于 1984年。并首创了现场可编程逻辑阵列（FPGA）这一创新性的技术，并于1985年首次推出商业化产品。随着FPGA技术的发展，FPGA的逻辑容量越来越大，成本越来越低。在这种趋势下，FPGA可以代替系统中越来越多的器件，最后发展到FPGA片上系统。

MicroBlaze是一个高度灵活可以配置的软核。你可以根据你设计的需要，对MicroBlaze进行裁减，用最少的资源完成设计的需要。MicroBlaze的基本特性：32个32位的通用寄存器、32位指令，3个操作数和两种地址模式、32位地址、单流水线。

MPMC最多有8个端口，这些端口是相互独立的。也就是说，随时可以通过任意一个端口来访问内存。如果有两个端口同时访问内存，MPMC的仲裁器会按一定的规则来仲裁并决定其先后。而且MPMC的每个端口均带有缓存，所以在往一个口写入数据的时候，数据是先写入缓存，等到这个端口取得内存写入权后再从缓存写入内存。

用BSB建立一个EDK设计，使用XMD对EDK设计进行调试，加入一个用户IP，用CHIPSCOPE对用户IP进行调试。

由于PLB接口总线协议非常复杂，为了让用户更方便地开发，xilinx为用户专门设计了一套可以用工具生成的接口协议，称作plbv46_slave_single。它在用户IP核和PLB v4.6总线标准之间提供了一个双向的接口。plbv46_slave_single已经被优化成在4.6版本的PLB Bus上用于 slave运转的版本。plbv46_slave_single不支持DMA和IP Master 服务。

FSL_V20快速单连接（FSL）总线是一个单向的点对点通讯总线，可用来连接FPGA上的任意两个带有FSL总线接口的设计元素并提供两者间的快速通讯信道。Xilinx MicroBlaze™ 处理器最多可支持8个FSL主设备接口和8个FSL从设备接口。这些接口被用于处理器的寄存器堆和FPGA片内的硬件之间的数据传输，单个数据传输操作消耗的CPU时间不超过2个时钟周期。

MPMC全称为Multi-Port Memory Controller，即多端口内存控制器。这是一个全定制内存控制器，支持SDRAM、DDR和DDR2等多种内存读写时序。MPMC可提供最多8个端口用于内存访问，每个端口都可以通过Personality Interface Modules (PIMs)连接到PowerPC 405处理器、MicroBlaze软核、CoreConnect总线或MPMC Native Port Interface (NPI)结构。