基于SOC应用的运算放大器IP核设计
在SOC的模拟集成电路设计中，使用简单的电路结构来实现高性能成为趋势，SOC的设计核心是IP核设计。运算放大器是模拟电路中最重要的电路单元之一，广泛应用于如数/模、模/数转换器和开关电容电路中[1-2]。随着电源电压的不断降低，为了提高动态范围，轨到轨（Rail to Rail）设计变得十分重要。
通常采用互补差分对实现输入级共模电压的Rail to Rail, 但其跨导在整个输入范围内变化接近一倍[3]，这使得频率补偿变得很困难，运放稳定性变差。Rail to Rail运放通常需要两个电容作为Miller补偿以提供足够的相位裕度[4]，这不仅会占用大量的面积，也限制了单位增益带宽。
从IP核的设计角度出发，本文所设计的运放采用一倍电流镜跨导控制电路恒定输入级跨导，这种方式结构简单，电路芯片面积小，同时也不会增加输入级的噪声。输出级采用AB类推挽结构，它能够在低压下实现全摆幅的输出，并且可以在保证低失真的情况下，得到较高的电源效率。针对AB类输出级的特殊结构，采用了一种新型的共栅频率补偿技术[5]，可以消除右半平面低频零点，而且只需要一个补偿电容，不仅提高了单位增益带宽，也节省了芯片面积。仿真结果表明，该运放能够在1.8V的低电源电压下稳定工作,非常适合于低电压SOC应用。
2电路结构和原理
2．1 Rail to Rail输入级及跨导控制
为了使运放的共模输入在整个电源范围内变化时电路都能正常工作，采用NMOS 管和PMOS管并联的互补差分输入对结构来实现输入级的Rail to Rail。根据输入共模电压的不同，输入级可分为三个工作区域[6]：当共模输入电压接近VSS时，仅PMOS输入对导通，输入级跨导为 ；当共模输入电压接近VDD时，仅NMOS输入对导通，跨导为 ；当共模输入电压处于中间值时，p 沟和n 沟输入对均导通，跨导为：
由上式可知，Rail-to-Rail 结构的输入级跨导会在整个共模输入范围内变化将近一倍。若将其运用于带有反馈回路的运放中，其环路增益也变化近一倍，必将引起失真的增大。当输入级跨导增大一倍，则单位增益频率增大一倍，从而导致相位裕度减小，运放稳定性变差，这也造成了频率补偿很难实现。所以必须将其改进以恒定跨导。
本文设计的Rail-to-Rail 输入级工作在弱反型区，MOS管总输入跨导可由下式给出：
其中， 是PMOS输入对的尾电流， 是NMOS输入对的尾电流， 分别是PMOS和NMOS输入对的弱反型斜率因子。
由(2)式可知，工作在弱反型区的MOS管跨导与漏电流成正比。所以可通过保持互补输入对总的尾电流恒定来稳定 。假设两类晶体管的弱反型斜率因子相同，要得到恒定的 ，其总的尾电流应满足：
满足上述要求的Rail-to-Rail 输入级结构如图1所示，由通过电流开关M7和一倍电流镜M5-M6来实现输入级的gm 控制。若共模输入电压较低，电流源 偏置于PMOS输入对M3-M4，仅有PMOS输入管对输入信号有放大作用。当共模输入电压升高到（VDD-VB1）时，电流开关M7 就会分走 的部分电流，并通过电流镜M5-M6 将其注入到NMOS输入对中。因此，输入对总的尾电流恒为 。若共模输入电压进一步增大，PMOS输入对截止，电流开关使得 通过电流镜全部注入到NMOS输入对。从而使 在整个共模输入范围内保持恒定。但由式（2）可知， 还与弱反型倾斜因子n有关。若NMOS与PMOS输入对的弱反型斜率因子不等，仍会引起 的变化，可通过改变电流镜的增益系数来得到补偿。
2．2 Rail-to-Rail输出级及共栅补偿技术
在Rail-to-Rail输出级中，AB 类传输函数可通过保持输出管栅极间电压恒定来实现。采用带有前馈AB类控制的推挽输出结构，它能够在低压下实现全摆幅的输出，并且可以在保证低失真的情况下，得到较高的电源效率。
用晶体管耦合直接前馈通路实现的AB 类前馈式输出级如图2 所示。M7、M8为Rail-to-Rail 输出管，M1、M2 组成晶体管耦合的AB 类控制电路。Iin1和Iin2为同相位的小信号电流源。电路中的两个回路M2-M7 和M1-M8控制输出管的静态电流。当一个输出管电流非常大时，另一个输出管能够保持一个最小值，而不是截止为零，避免了从截止到导通所需要的时间延迟，也减少了交越失真。
由于电容的前馈通路,Miller 补偿引入了一个右半平面零点zc，该零点减小了相位裕度,同时也限制了单位增益带宽。
文章出处：微计算机信息 作者：唐重林，柴常春，程春来
友情链接：
