FinFET先进工艺引进,布局和布线要经受重大考验

2017-04-17 13:39:24 来源:互联网
分享到:
标签:
布线   FinFET   DFM

随着高级工艺的演进,电路设计团队在最先进的晶片上系统内加载更多功能和性能的能力日益增强。与此同时,他们同样面临许多新的设计挑战。多重图案拆分给设计实施过程带来了许多重大布局限制,另外为降低功耗和提高性能而引入 FinFET 晶体管使之更加复杂,因为它对摆设和布线流程带来了更多的限制。适用于高级工艺设计的物理实现工具必须针对引入多重图案拆分和 FinFET 后的摆设、布线、DFM、提取和时序进行增强。

 

对布线的挑战

包括多重图案拆分规则在内的设计规则的复杂性和数量已经显著提升,这对布线程序提出了巨大的挑战。

 

FinFET 同样带来了更多限制,例如电压阈值感知间隔、植入层规则等。这些因素将影响摆设、布局规划和优化引擎,还会直接影响设计的利用率和面积。多重图案拆分收敛和时序收敛相互依存,可以增加设计收敛时间。

 

图1:较长的全局奇回路违规

 

布线程序必须能够自动理解颜色,检测并修复多重图案拆分违规,还能够对其进行验证。传统的 DRC 违规往往是局部的,多重图案拆分违规与之不同,如图1所示,它们在本质上可能是全局性的,不仅会影响多个形状,还会在奇回路修复过程中使计算变得极其密集和困难。对布局的任何干扰都有可能产生新的多重图案拆分违规,使信号完整性收敛和多重图案拆分收敛变得极具挑战性。

 

由于预先存在的形状、电源和接地轨道可能导致较长的利用密集内存进行验证的运行时间,因此需要特别考虑金属1层的布线选择。像非优选慢移这样的传统技术不能用于解决可布线性问题,因为多重图案拆分中禁止使用这些技术。多重图案拆分利用软规则来预防问题,这的确减少了出现多重图案拆分奇回路的可能性,但是仅仅依赖预防会使设计变得非常被动。高效的多重图案拆分收敛需要对布线程序架构进行更新,新架构要有自己的本地色调、验证和冲突解决引擎。

 

对摆放的挑战

实现工具需要考虑流程的每个阶段的双重图案拆分限制和 FinFET 布局限制之间的相互作用,包括摆放、布线和优化。工具必须遵守大量位置和路径布局规则,例如定位时标准单元和宏的鳍网格对齐规则、最小面积间隔规则以及源极-漏极对接规则。在摆放期间,全局布线程序必须考虑这些规则,同时计算双图案结构层上的资源。通常情况下,这意味着这些层上部署的网数会更少,不像基本负载/容量计算中的那样多。准确对针脚密度建模的能力是非常重要的,因为各个单元需要隔开以便轻松实现线与针脚的连接。在摆放期间,实现工具还必须对拥塞进行建模,提前对拥塞进行估计必须很好地关联详细的布线结果。

 

对优化的挑战

通常,优化高级工艺设计是为了在不影响面积大小的前提下获得最佳的性能和功耗。由于存在严格的多重图案拆分和 FinFET 规则和限制,设计利用率和面积日益成为设计团队眼中更大的挑战。尽管 FinFET 大大降低了总功耗,但是由于寄生电阻和电容以及针脚电容均有所提高,动态功耗成分更高(与漏电相比)。多重图案拆分和时序收敛解决方案之间存在冲突,信号完整性收敛因而变得更加困难。有时设计师可以结束两者之间的“乒乓效应”,但这意味着每个已有违规上又出现了新的违规。为了避免这种问题,工具就需要使用新的技术,因为布线扩展和非优先慢移等老技术已经不再有效。优化引擎必须自动了解多重图案拆分和 FinFET 规则,以便同时解决功耗、性能和面积上的要求。

 

结论

由于多重图案拆分的引入、FinFET 设备、复杂的 DRC/DFM 要求,更多的设计尺寸和多个设计目标等等因素,使高级工艺设计面临一系列重大设计挑战。

 

继续阅读
张忠谋透露台积电5nm制程计划,这么早就能试产?

晶圆代工龙头台积电年度股东常会将于6月8日登场,并于昨日上传致股东报告书,当中揭露先进制程技术最新进展,其中,7纳米已在今年4月开始试产,预期良率改善将相当快速,5纳米则维持原先计划,预计2019年上半年试产。

第二代10纳米FinFET制程开发完成,三星晶圆代工还有更大野心

三星周四宣布,第二代10纳米FinFET制程已经开发完成,未来争取10纳米产品代工订单将如虎添翼。

一篇半导体论文引国内外关注,三维GaN FinFET微波功率器件有啥优势?

中国电科(CETC)第五十五研究所(NEDI)微信公众号4月12日报道,该所重点实验室张凯博士发表在国际半导体器件权威期刊《IEEE Electron DeviceLetters》上的论文《High-Linearity AlGaN/GaN FinFETs for Microwave Power Applications》

消费电子推动SOI工艺发展,超越FinFET有多难?

中国至少已浮出三家晶圆厂将采用SOI工艺先进制程。根据MarketsandMarkets 最新预估,SOI市场在2022年市场价值将达18.6亿美元,2017-2022年期间平均复合成长率将达29.1%。其中,亚太区晶圆厂将是主力客户。

英特尔初代10nm工艺就这样?看来14nm还能再挤一会牙膏

在前几天的Intel技术与制造论坛2017会议上,Intel公布了旗下工艺发展路线图,14nm工艺今年发展到了14nm++工艺,10nm则会在今年底开始出货,并推出了22nm FinFET低功耗工艺去跟其他厂商抢IoT等市场。

更多资讯
机器人霸占地球的未来世界,人类不工作还能做什么?

自动化将来可能迫使大多数人失业,社会最终将被迫采用某种“普遍基本收入”模式维持运行。那么接下来会如何?当人们不必再参加工作,他们还能做什么?

米尔科技推出物联网/工业4.0最佳平台MYS-6ULX系列单板机
米尔科技推出物联网/工业4.0最佳平台MYS-6ULX系列单板机

米尔科技近期隆重推出MYS-6ULX系列单板机平台,该产品基于NXP公司I.MX6UL/I.MX6ULL系列处理器(ARM Cortex-A7,528MHz),采用紧凑且稳定可靠的硬件设计并配套丰富的软件及文档资源,为物联网应用、工业控制及通信应用提供了性能可靠、成本领先的嵌入式单板机解决方案。

美超微推出25/100Gbps服务器网络解决方案组合
美超微推出25/100Gbps服务器网络解决方案组合

加州圣荷西2017年4月27日电 /美通社/ -- 计算、存储和网络技术以及绿色计算领域的全球领导者 美超微电脑股份有限公司 宣布,该公司面向市场推出基于迈络思、博通和英特尔技术的100Gbps和25Gbps标准网卡和机载SIOM解决方案、25Gbps MicroLP网卡和针对Ultra SuperServer®而优化的机载扩充卡。

高云半导体推出基于GW1NR系列的工业串口屏显示驱动解决方案
高云半导体推出基于GW1NR系列的工业串口屏显示驱动解决方案

广东佛山,2017年4月28日讯,广东高云半导体科技股份有限公司(以下简称“高云半导体”)今天宣布推出基于小蜜蜂Ⓡ家族第一代产品GW1NR系列FPGA芯片的工业串口屏显示驱动解决方案,包括:开发板、相关IP软核及参考设计等完整解决方案。

关于半导体FAB厂, 你想了解的问题都在这

Yield(良率)会影响成本吗?如何影响?Fab yield= 若无报废产生,投入完全等于产出,则成本耗费最小CP Yield:CP Yield 指测试一片芯片上所得到的有效的IC数目。当产出芯片上的有效IC数目越多,即表示用相同制造时间所得到的效益愈大...

微话题

说说你心目中的龙芯处理器

国产CPU何去何从……
Moore8直播课堂
EMC专家武晔卿系列6-EMC与安规设计、热设计、可靠性、工艺的技术冲突

EMC专家武晔卿系列6-EMC与安规设计、热设计、可靠性、工艺的技术冲突

2017-05-02 20:00:00
一个好的电子产品,除了产品自身的功能以外,电磁兼容设计的技术水平,对产品的质量和技术性能指标起到非常关键的作用。很多人从事电子线路设计的时候,都是从认识电子元器件开始,但对电磁兼容设计却无从下手。
STM32快速开发笔记——外部中断之EXTI

STM32快速开发笔记——外部中断之EXTI

2017-05-02 20:00:00
以前,嵌入式MCU功能简单、种类较少,软件开发起来相对容易,而今天,MCU功能强大、种类繁多,软件中实现的功能也要比以前更多更复杂。 此次课程,针对基于ARM的STM32 MCU,将利用STM3
智能车老司机chiusir解读电磁导航原理与k66核心算法

智能车老司机chiusir解读电磁导航原理与k66核心算法

2017-04-16 20:00:00
提及智能车竞赛,所有电子相关专业的大学生或多或少都参加此类比赛,也承载了数万学子青春奋斗的美好,无数次通宵达旦只为在赛场上那千分之一秒的激情。但对于很多初入比赛的鲜肉来说,无尽的资料手册、新的赛制
PID控制理论知识准备

PID控制理论知识准备

2017-04-28 21:00:00
小马哥STM32课程系列直播-如何两个月做出自己的暴力空心杯小四轴 主讲内容:PID控制理论知识准备 直播时间:2017/04/28  21:00 欢迎加入摩尔吧直播交流群:官方1群5312
EMC专家武晔卿系列5—EMC器件的选型(结构布局与材料篇)

EMC专家武晔卿系列5—EMC器件的选型(结构布局与材料篇)

2017-04-27 20:00:00
一个好的电子产品,除了产品自身的功能以外,电磁兼容设计的技术水平,对产品的质量和技术性能指标起到非常关键的作用。很多人从事电子线路设计的时候,都是从认识电子元器件开始,但对电磁兼容设计却无从下手。