FinFET先进工艺引进,布局和布线要经受重大考验

2017-04-17 13:39:24 来源:互联网
分享到:
标签:
布线   FinFET   DFM

随着高级工艺的演进,电路设计团队在最先进的晶片上系统内加载更多功能和性能的能力日益增强。与此同时,他们同样面临许多新的设计挑战。多重图案拆分给设计实施过程带来了许多重大布局限制,另外为降低功耗和提高性能而引入 FinFET 晶体管使之更加复杂,因为它对摆设和布线流程带来了更多的限制。适用于高级工艺设计的物理实现工具必须针对引入多重图案拆分和 FinFET 后的摆设、布线、DFM、提取和时序进行增强。

 

对布线的挑战

包括多重图案拆分规则在内的设计规则的复杂性和数量已经显著提升,这对布线程序提出了巨大的挑战。

 

FinFET 同样带来了更多限制,例如电压阈值感知间隔、植入层规则等。这些因素将影响摆设、布局规划和优化引擎,还会直接影响设计的利用率和面积。多重图案拆分收敛和时序收敛相互依存,可以增加设计收敛时间。

 

图1:较长的全局奇回路违规

 

布线程序必须能够自动理解颜色,检测并修复多重图案拆分违规,还能够对其进行验证。传统的 DRC 违规往往是局部的,多重图案拆分违规与之不同,如图1所示,它们在本质上可能是全局性的,不仅会影响多个形状,还会在奇回路修复过程中使计算变得极其密集和困难。对布局的任何干扰都有可能产生新的多重图案拆分违规,使信号完整性收敛和多重图案拆分收敛变得极具挑战性。

 

由于预先存在的形状、电源和接地轨道可能导致较长的利用密集内存进行验证的运行时间,因此需要特别考虑金属1层的布线选择。像非优选慢移这样的传统技术不能用于解决可布线性问题,因为多重图案拆分中禁止使用这些技术。多重图案拆分利用软规则来预防问题,这的确减少了出现多重图案拆分奇回路的可能性,但是仅仅依赖预防会使设计变得非常被动。高效的多重图案拆分收敛需要对布线程序架构进行更新,新架构要有自己的本地色调、验证和冲突解决引擎。

 

对摆放的挑战

实现工具需要考虑流程的每个阶段的双重图案拆分限制和 FinFET 布局限制之间的相互作用,包括摆放、布线和优化。工具必须遵守大量位置和路径布局规则,例如定位时标准单元和宏的鳍网格对齐规则、最小面积间隔规则以及源极-漏极对接规则。在摆放期间,全局布线程序必须考虑这些规则,同时计算双图案结构层上的资源。通常情况下,这意味着这些层上部署的网数会更少,不像基本负载/容量计算中的那样多。准确对针脚密度建模的能力是非常重要的,因为各个单元需要隔开以便轻松实现线与针脚的连接。在摆放期间,实现工具还必须对拥塞进行建模,提前对拥塞进行估计必须很好地关联详细的布线结果。

 

对优化的挑战

通常,优化高级工艺设计是为了在不影响面积大小的前提下获得最佳的性能和功耗。由于存在严格的多重图案拆分和 FinFET 规则和限制,设计利用率和面积日益成为设计团队眼中更大的挑战。尽管 FinFET 大大降低了总功耗,但是由于寄生电阻和电容以及针脚电容均有所提高,动态功耗成分更高(与漏电相比)。多重图案拆分和时序收敛解决方案之间存在冲突,信号完整性收敛因而变得更加困难。有时设计师可以结束两者之间的“乒乓效应”,但这意味着每个已有违规上又出现了新的违规。为了避免这种问题,工具就需要使用新的技术,因为布线扩展和非优先慢移等老技术已经不再有效。优化引擎必须自动了解多重图案拆分和 FinFET 规则,以便同时解决功耗、性能和面积上的要求。

 

结论

由于多重图案拆分的引入、FinFET 设备、复杂的 DRC/DFM 要求,更多的设计尺寸和多个设计目标等等因素,使高级工艺设计面临一系列重大设计挑战。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
中芯国际14纳米FinFET量产时间曝光,能迎头赶上?

2017年11月底中芯国际完成权益类组合融资交易,合计募集资金9.72亿美元,创下2004年IPO以来最大金额的权益类融资,且除兆易创新外,包括大唐控股、国家集成电路产业基金等均积极参与, 代表两大股东对于未来中芯国际发展的战略性支持,也突显中芯国际在中国半导体业发展蓝图上将持续扮演关键的角色。

台积电南京厂将提前量产16nm FinFET工艺

近日,据台积电联席CEO刘德音(Mark Liu)披露,台积电位于南京的300mm晶圆厂将于2018年5月份投入量产,比原计划的2018年下半年提前了一个季度还要多。

台积电南京厂提前出货,完成服务全球战略第一步

据报道,台积电共同CEO刘德音7日主持年度供应链管理论坛时,透露台积电南京12寸厂已预定明年5月开始出货,时程比台积电原计划提前半年。

PCB设计基本概念及高频电路布局小技巧

数字器件正朝着高速、低耗、小体积、高抗干扰性的方向发展,这一发展趋势对印刷电路板的设计提出了很多新要求。作者根据多年在硬件设计工作中的经验,总结一些高频布线的技巧,供大家参考。

三星抢先使用EUV设备,4nm大战抢占先机

晶圆代工之战,7nm制程预料由台积电胜出,4nm之战仍在激烈厮杀。 Android Authority报道称,三星电子抢先使用极紫外光(EUV)微影设备,又投入研发能取代「鳍式场效晶体管」(FinFET)的新技术,目前看来似乎较占上风。

更多资讯
智能制造项目落户南京浦口,能给市场带来什么?

2017世界智能制造大会在南京举行。12月9日在南京市智能制造重大项目签约仪式上,浦口经济开发区成功签约上海新华锦封测材料、中科创新智能制造产业园两个项目。

稳懋凭借什么秘技获得博通注资
稳懋凭借什么秘技获得博通注资

全球砷化镓代工龙头公司稳懋半导宣布,博通子公司新加坡商安华高将以每股277元认购2千万股私募,总计斥资新台币55.4亿元(约合1.85亿美元),资金将于2017年12月22日前到位。

我国大硅片春天来了?透过大硅片布局看看背后的短板
我国大硅片春天来了?透过大硅片布局看看背后的短板

集成电路用硅片是制造技术门槛极高的尖端高科技产品,全球只有大约10家企业能够制造,其中前5家企业占有90%的市场份额。

基于KL25的高精度双探头近距离超声波测距系统设计
基于KL25的高精度双探头近距离超声波测距系统设计

在双探头近距离的超声波测距系统中,存在着测量精度不高的问题,并且距离越近误差越大,在测量距离小于10 cm时,由于探头之间的相互影响,将导致无法测量该段距离。

人工智能这么火,TensorFlow机器学习框架及应用你不看看吗
人工智能这么火,TensorFlow机器学习框架及应用你不看看吗

TensorFlow是谷歌的第二代开源的人工智能学习系统,是用来实现神经网络的内置框架学习软件库。目前,TensorFlow机器学习已经成为了一个研究热点。

微话题

工作 or 考研?

又到一年招聘季,考研or工作让你实现了怎样的逆袭?……
Moore8直播课堂