一文读懂SiP封装技术

2017-11-14 14:22:59 来源:天风电子
分享到:
标签:

超越摩尔之路——SiP简介

根据国际半导体路线组织(ITRS)的定义:SiP为将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件,形成一个系统或者子系统。
 
从架构上来讲,SiP是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。与SOC(片上系统)相对应。不同的是系统级封装是采用不同芯片进行并排或叠加的封装方式,而SOC则是高度集成的芯片产品。
 
1.1. More Moore VS More than Moore——SoC与SiP之比较
SiP是超越摩尔定律下的重要实现路径。众所周知的摩尔定律发展到现阶段,何去何从?行业内有两条路径:一是继续按照摩尔定律往下发展,走这条路径的产品有CPU、内存、逻辑器件等,这些产品占整个市场的50%。另外就是超越摩尔定律的More than Moore路线,芯片发展从一味追求功耗下降及性能提升方面,转向更加务实的满足市场的需求。这方面的产品包括了模拟/RF器件,无源器件、电源管理器件等,大约占到了剩下的那50%市场。
 
针对这两条路径,分别诞生了两种产品:SoC与SiP。SoC是摩尔定律继续往下走下的产物,而SiP则是实现超越摩尔定律的重要路径。两者都是实现在芯片层面上实现小型化和微型化系统的产物。
 
SoC与SIP是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。SoC是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上。SiP是从封装的立场出发,对不同芯片进行并排或叠加的封装方式,将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件。
 
从集成度而言,一般情况下,SoC只集成AP之类的逻辑系统,而SiP集成了AP+mobile DDR,某种程度上说SIP=SoC+DDR,随着将来集成度越来越高,emmc也很有可能会集成到SiP中。
 
从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下,SoC曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来SoC生产成本越来越高,频频遭遇技术障碍,造成SoC的发展面临瓶颈,进而使SiP的发展越来越被业界重视。
 
1.2. SiP——超越摩尔定律的必然选择路径
摩尔定律确保了芯片性能的不断提升。众所周知,摩尔定律是半导体行业发展的“圣经”。在硅基半导体上,每18个月实现晶体管的特征尺寸缩小一半,性能提升一倍。在性能提升的同时,带来成本的下降,这使得半导体厂商有足够的动力去实现半导体特征尺寸的缩小。这其中,处理器芯片和存储芯片是最遵从摩尔定律的两类芯片。以Intel为例,每一代的产品完美地遵循摩尔定律。在芯片层面上,摩尔定律促进了性能的不断往前推进。
 
PCB板并不遵从摩尔定律,是整个系统性能提升的瓶颈。与芯片规模不断缩小相对应的是,PCB板这些年并没有发生太大变化。举例而言,PCB主板的标准最小线宽从十年前就是3 mil(大约75 um),到今天还是3 mil,几乎没有进步。毕竟,PCB并不遵从摩尔定律。因为PCB的限制,使得整个系统的性能提升遇到了瓶颈。比如,由于PCB线宽都没变化,所以处理器和内存之间的连线密度也保持不变。换句话说,在处理器和内存封装大小不大变的情况下,处理器和内存之间的连线数量不会显著变化。而内存的带宽等于内存接口位宽 乘以内存接口操作频率。内存输出位宽等于处理器和内存之间的连线数量,在十年间受到PCB板工艺的限制一直是64bit没有发生变化。所以想提升内存带宽只有提高内存接口操作频率。这就限制了整个系统的性能提升。
 
SIP是解决系统桎梏的胜负手。把多个半导体芯片和无源器件封装在同一个芯片内,组成一个系统级的芯片,而不再用PCB板来作为承载芯片连接之间的载体,可以解决因为PCB自身的先天不足带来系统性能遇到瓶颈的问题。以处理器和存储芯片举例,因为系统级封装内部走线的密度可以远高于PCB走线密度,从而解决PCB线宽带来的系统瓶颈。举例而言,因为存储器芯片和处理器芯片可以通过穿孔的方式连接在一起,不再受PCB线宽的限制,从而可以实现数据带宽在接口带宽上的提升。
 
我们认为,SiP不仅是简单地将芯片集成在一起。SiP还具有开发周期短;功能更多;功耗更低,性能更优良、成本价格更低,体积更小,质量更轻等优点,总结如下:
 
SiP工艺分析
SIP 封装制程按照芯片与基板的连接方式可分为引线键合封装和倒装焊两种。
 
2.1.引线键合封装工艺
引线键合封装工艺主要流程如下:
 
圆片→圆片减薄→圆片切割→芯片粘结→引线键合→等离子清洗→液态密封剂灌封→装配焊料球→回流焊→表面打标→分离→最终检查→测试→包装。
 
圆片减薄
圆片减薄是指从圆片背面采用机械或化学机械(CMP)方式进行研磨,将圆片减薄到适合封装的程度。由于圆片的尺寸越来越大,为了增加圆片的机械强度,防止在加工过程中发生变形、开裂,其厚度也一直在增加。但是随着系统朝轻薄短小的方向发展,芯片封装后模块的厚度变得越来越薄,因此在封装之前一定要将圆片的厚度减薄到可以接受的程度,以满足芯片装配的要求。
 
圆片切割
圆片减薄后,可以进行划片。较老式的划片机是手动操作的,现在一般的划片机都已实现全自动化。无论是部分划线还是完全分割硅片,目前均采用锯刀,因为它划出的边缘整齐,很少有碎屑和裂口产生。
 
芯片粘结
已切割下来的芯片要贴装到框架的中间焊盘上。焊盘的尺寸要和芯片大小相匹配,若焊盘尺寸太大,则会导致引线跨度太大,在转移成型过程中会由于流动产生的应力而造成引线弯曲及芯片位移现象。贴装的方式可以是用软焊料(指 Pb-Sn 合金,尤其是含 Sn 的合金)、Au-Si 低共熔合金等焊接到基板上,在塑料封装中最常用的方法是使用聚合物粘结剂粘贴到金属框架上。
 
引线键合
在塑料封装中使用的引线主要是金线,其直径一般为0.025mm~0.032mm。引线的长度常在1.5mm~3mm之间,而弧圈的高度可比芯片所在平面高 0.75mm。
 
键合技术有热压焊、热超声焊等。这些技术优点是容易形成球形(即焊球技术),并防止金线氧化。为了降低成本,也在研究用其他金属丝,如铝、铜、银、钯等来替代金丝键合。热压焊的条件是两种金属表面紧紧接触,控制时间、温度、压力,使得两种金属发生连接。表面粗糙(不平整)、有氧化层形成或是有化学沾污、吸潮等都会影响到键合效果,降低键合强度。热压焊的温度在 300℃~400℃,时间一般为 40ms(通常,加上寻找键合位置等程序,键合速度是每秒二线)。超声焊的优点是可避免高温,因为它用20kHz~60kHz的超声振动提供焊接所需的能量,所以焊接温度可以降低一些。将热和超声能量同时用于键合,就是所谓的热超声焊。与热压焊相比,热超声焊最大的优点是将键合温度从 350℃降到250℃左右(也有人认为可以用100℃~150℃的条件),这可以大大降低在铝焊盘上形成 Au-Al 金属间化合物的可能性,延长器件寿命,同时降低了电路参数的漂移。在引线键合方面的改进主要是因为需要越来越薄的封装,有些超薄封装的厚度仅有0.4mm 左右。所以引线环(loop)从一般的200 μ m~300 μ m减小到100μm~125μm,这样引线张力就很大,绷得很紧。另外,在基片上的引线焊盘外围通常有两条环状电源 / 地线,键合时要防止金线与其短路,其最小间隙必须>625 μ m,要求键合引线必须具有高的线性度和良好的弧形。
 
等离子清洗
清洗的重要作用之一是提高膜的附着力,如在Si 衬底上沉积 Au 膜,经 Ar 等离子体处理掉表面的碳氢化合物和其他污染物,明显改善了 Au 的附着力。等离子体处理后的基体表面,会留下一层含氟化物的灰色物质,可用溶液去掉。同时清洗也有利于改善表面黏着性和润湿性。
 
液态密封剂灌封
将已贴装好芯片并完成引线键合的框架带置于模具中,将塑封料的预成型块在预热炉中加热(预热温度在 90℃~95℃之间),然后放进转移成型机的转移罐中。在转移成型活塞的压力之下,塑封料被挤压到浇道中,并经过浇口注入模腔(在整个过程中,模具温度保持在 170℃~175℃左右)。塑封料在模具中快速固化,经过一段时间的保压,使得模块达到一定的硬度,然后用顶杆顶出模块,成型过程就完成了。对于大多数塑封料来说,在模具中保压几分钟后,模块的硬度足可以达到允许顶出的程度,但是聚合物的固化(聚合)并未全部完成。由于材料的聚合度(固化程度)强烈影响材料的玻璃化转变温度及热应力,所以促使材料全部固化以达到一个稳定的状态,对于提高器件可靠性是十分重要的,后固化就是为了提高塑封料的聚合度而必需的工艺步骤,一般后固化条件为 170℃~175℃,2h~4h。
 
液态密封剂灌封
目前业内采用的植球方法有两种:“锡膏”+“锡球”和“助焊膏”+ “锡球”。“锡膏”+“锡球”植球方法是业界公认的最好标准的植球法,用这种方法植出的球焊接性好、光泽好,熔锡过程不会出现焊球偏置现象,较易控制,具体做法就是先把锡膏印刷到 BGA 的焊盘上,再用植球机或丝网印刷在上面加上一定大小的锡球,这时锡膏起的作用就是粘住锡球,并在加温的时候让锡球的接触面更大,使锡球的受热更快更全面,使锡球熔锡后与焊盘焊接性更好并减少虚焊的可能。
 
表面打标
打标就是在封装模块的顶表面印上去不掉的、字迹清楚的字母和标识,包括制造商的信息、国家、器件代码等,主要是为了识别并可跟踪。打码的方法有多种,其中最常用的是印码方法,而它又包括油墨印码和激光印码二种。
 
分离
为了提高生产效率和节约材料,大多数 SIP 的组装工作都是以阵列组合的方式进行,在完成模塑与测试工序以后进行划分,分割成为单个的器件。划分分割可以采用锯开或者冲压工艺,锯开工艺灵活性比较强,也不需要多少专用工具,冲压工艺则生产效率比较高、成本较低,但是需要使用专门的工具。
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
SiP封装成超越摩尔定律的要塞,日月光/安靠/长电科技谁将赢取IC封装的未来
SiP封装成超越摩尔定律的要塞,日月光/安靠/长电科技谁将赢取IC封装的未来

进入2017年,摩尔定律的脚步愈加沉重,“摩尔定律已死”的言论笼罩着整个半导体行业,超越摩尔定律发展的想法在半导体从业人员的脑海里愈加清晰。在这样的大环境下, SiP封装技术重新走到了聚光灯下。从一味追求功耗下降及性能提升(摩尔定律),转向更加务实的满足市场的需求(超越摩尔定律), SiP是实现的重要路径。

SiP被遗忘几十年,只因摩尔定律走不下去才回归大众视线
SiP被遗忘几十年,只因摩尔定律走不下去才回归大众视线

当然,要谈及SoC与SiP两者的竞争关系,较理性的说法就是“互为补充”,SoC主要应用于更新换代较慢的产品和军事装备要求高性能的产品,SiP主要用于换代周期较短的消费类产品,如手机等。SiP在消费领域炙手可热的主要原因之一就是可集成各种无源元件。

博通收购高通最坏的结果:高通芯片业务被剥离

这周最博眼球的新闻就是博通喊话高通,提议以每股70美元的现金加股票方式收购高通,交易总价值为1300亿美元。一时间业内炸开。

在Zephyr项目中使用SoC供应商HAL,加快系统设计流程
在Zephyr项目中使用SoC供应商HAL,加快系统设计流程

随着物联网设备数量越来越多,物联网操作系统的装机量也随之增加,Zephyr作为一款专门为资源受限设备推出的物联网操作系统,其具有开源性、模块化、可配置的优点,自推出以来受到越来越多的开发者的关注,并逐步被各种物联网设备所采用。

eFPGA和FPGA SoC对比,谁才是可编程的未来?
eFPGA和FPGA SoC对比,谁才是可编程的未来?

近年来,在终端应用转变,传统芯片面临材料和架构瓶颈等现状的影响下,市场对FPGA的关注达到了前所未有的高度。但传统单纯的FPGA似乎不能满足多样化的需求,从而延伸出eFPGA和FPGA SoC这两个方向。

更多资讯
德州仪器DLP技术实现下一代增强现实抬头显示系统

德州仪器(TI)近日发布用于车载抬头显示(HUD)系统的DLP®新一代技术。全新的DLP3030-Q1芯片组以及配套的评估模块(EVM),可帮助汽车制造商和一级供应商将高亮度的动态增强现实(AR)内容显示到挡风玻璃上,从而将关键信息呈现于驾驶员的视线范围内。

成为机器学习大神,先让自己掌握这些Linux技巧再说

Linux 因其稳定性获得了不少开发者的青睐,同时也成为大多数服务器的操作系统,对于机器学习开发者来说,使用 Mac/Linux 系统几乎是必须的。然而由于上手难度较大,很多人对其望而却步。本文将介绍一些 Linux 常用指令以帮助你快速上手。

小米产业投资部又添新将,联发科前COO朱尚祖加入
小米产业投资部又添新将,联发科前COO朱尚祖加入

小米公司今天宣布,联发科技原共同营运长(COO)朱尚祖正式加入小米,担任小米产业投资部合伙人。

四大分布式深度学习框架在GPU上有啥不同表现
四大分布式深度学习框架在GPU上有啥不同表现

随着深度学习应用不断进入商用化,各类框架在服务器端上的部署正在增多,可扩展性正逐渐成为性能的重要指标。香港浸会大学褚晓文团队近日提交的论文对四种可扩展框架进行了横向评测(Caffe-MPI、CNTK、MXNet 与 TensorFlow)。

第8代酷睿处理器产能不足,英特尔成都厂迎来新变化?
第8代酷睿处理器产能不足,英特尔成都厂迎来新变化?

半导体大厂英特尔(Intel)在一个多月前已经推出了桌上型版本的第8代Coffee Lake架构酷睿处理器,性能号称比上一代平均提升30%到40%。

微话题

工作 or 考研?

又到一年招聘季,考研or工作让你实现了怎样的逆袭?……
Moore8直播课堂