openhw_llh的博客

继续上面的文章。这个是下层的主要模块；里面已例化两块1M的分布式ram；////////////////////////////////////////////////////////////////////////////////// Copyright (c) 1995-2007 Xilinx, Inc.  All rights reserved.//////////////////////////////////////////////////////////////////////////////////   ____  ____ //  /   /\/   / // /___/  \  /    Vendor: Xilinx // \   \   \/     Version : 9.1i//&nb...

阅读全文>>

library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity lcdxianshi is          port(  CLK : in std_logic;       Reset : in std_logic;                enter: in std_logic;            key_encri: in std_logic_vector(3 downto 0);  &...

阅读全文>>

////////////////////////////////////////////////////////////////////////////////// Copyright (c) 1995-2007 Xilinx, Inc.  All rights reserved.//////////////////////////////////////////////////////////////////////////////////   ____  ____ //  /   /\/   / // /___/  \  /    Vendor: Xilinx // \   \   \/     Version : 9.1i//  \   \        ...

阅读全文>>