第6节 VHDL组合逻辑设计
第6节 VHDL组合逻辑设计 组合逻辑电路 组合电路在任一时刻的输出仅取决于该时刻电路的输入，与电路原来的状态无关。即无存储部件。 门电路 编码器 译码器 多路选择器 比较器 加法器 ...
http://www.eefocus.com/article/urlfview.php?id=32049
eefocus主题文章
首页 |
第6节 VHDL组合逻辑设计 组合逻辑电路 组合电路在任一时刻的输出仅取决于该时刻电路的输入，与电路原来的状态无关。即无存储部件。 门电路 编码器 译码器 多路选择器 比较器 加法器
...
http://www.eefocus.com/article/urlfview.php?id=32049