spencer的博客

1．激励的设置 相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。 方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。 eg： inout [0:0] bi_dir_port; wire [0:0] bi_dir_port; reg [0:0] bi_dir_port_reg; reg bi_dir_port_oe; assign bi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1'bz; 用bi_dir_port_oe控制端口数据方向，并利用中间变量寄存器改变其值。等于两个模块之间用inout双...

阅读全文>>

使用ModelSim做模拟常常会遇到一些小问题，常常没有很在意但是常常又发生:-)，这里谈谈遇到以下几个小问题的解决方法。 1.遇到类似以下的问题： # ** Error: /homes/ethernet/eth_spram_256x32.v(151): Module 'RAMB4_S8' is not defined. # **Error: /homes/ethernet/xilinx_dist_ram_16x32.v(20): Module 'RAM16X1D' is not defined. 解决方法：进入Simulation Properties: Libraries --> 在Search Libraries中加入unisim（如果是要做 UNISIM-based RTL simulation） 如下图所示：

阅读全文>>

前面仔细研究了使用cf卡存储多个配置文件，现在将学习笔记整理了一下：使用CompactFlash存放配置文件具有一下好处：1．              CompactFlash具有统一的接口，而且需要很少的引脚，可随意插拔。我们很容易根据系统设计需求来更换不同容量的CompactFlash。2．      CompactFlash具有很高的存储密度，通常很多系统设计还在CompactFlash上建立文件系统。3．      CompactFlash不需要连接到开发板上编程...

阅读全文>>

咱们的blog是不是不能上传图片呀？这样很不爽，我觉得会有很多人跟我有同感吧!希望能加上上传图片的功能！

阅读全文>>

     前面因为刚申请到了一批spartan 3e和v2 pro的开发板，就准备给俱乐部配上，供大家使用，但是我们的串口怎么都打不出信息，怎么回事？这些板子在实验室都能用的，好像这些串口线我们也都用过，为什么出不来信息？      使用了两个公头的串口线，将两台电脑的串口连在一起，可以互发信息，串口没有问题。使用j10这个串口可以工作，看来是串口线的问题，用万用表量了一下两个公头的串口线，2－3跳线，到电子市场就照着买2－3跳线的一公一母的串口线，因为觉得只是接口不一样，好像管脚定义...

阅读全文>>

FPGA设计和验证工程师当今面临的最大挑战之一是时间和资源制约。随着FPGA在速度、密度和复杂性方面的增加，完成一个完整时序验证对人力和计算机处理器、存储器提出了更多更高的要求。 　　随着FPGA器件体积和复杂性的不断增加，设计工程师越来越需要有效的验证方。时序仿真可以是一种能发现最多问题的验证方法，但对许多设计来说，它常常是最困难和费时的方法之一。过去，采用标准台式计算机的时序仿真是以小时或分钟计算的，但现在对某些项目来说，在要求采用高性能64位服务器的情况下，其测试时间却要几天甚至几周。这样，这种方法首先消...

阅读全文>>

    因为以前很少接触v2pro开发板，对v2 pro开发板的一些功能不是很熟悉，也没有仔细去看它的user guide，前几天听Kavin说v2pro的板子上的cf卡可以存数最多8个bit文件，用这些文件来灵活配置FPGA，这是一个很好的功能，于是准备卖一块cf卡，再试一试。     又听Kavin说大容量的cf卡好像跟v2pro的开发板存在兼容性问题，上网查了一下，好像没有类似问题。不过查了以后知道至少可以支持1g的cf卡，因为有人已经用了1g的，好像支持2带的，就是高速的，今天去买了一块cf卡，拿回来试了一下，现将过程大概给...

阅读全文>>

     前面提到，把吃豆子游戏移植到spartan 3e上，主要问题是程序稍微有些大，而片上的bram资源有限，想把程序放到sdrm里面运行，但是sdrm又有一些问题。当完成吃豆子游戏v2 pro上的移植后，想在尝试一下往spartan 3e上移植，找了3块板子后，终于有一块sdrm可用，于是跑去告诉经理有两块spartan 3e的ddr sdram有问题，经理说应该不会吧！让我搞清楚是什么问题。      跑去找了cae，他们说case上有解决方案，是工具的问题，一搜，果然找到，原来是下载选择模式那块，改了下载模式，成功，于是...

阅读全文>>

前面提到，终于调通了v2 pro上的vga显示，现在该跟edk下生成的带有microblaze的模块连接了，问题又出来了，单独时都能工作，接上以后vga没显示，uart打印乱码！看来是dcm的问题，ok！开始找，后来搞定DCM，还是vga没有输出，于是在ise下挂一块bram，由microblaze模块提供时钟，vga正常工作，接下来将vga的输入时钟接0，vga有输出，看来vga没有问题，将microblaze上的bram地址输入始终为0，数据输出给vga，我知道bram的0地址数据不为0，这个软件可以控制，但是vga没有输出，看来bram有问题，这里vga的reset有问题，反了，会不会bram的reset...

阅读全文>>

前面提到加入中断以后，片上的bram出现不足，于是想能否将程序放到sdrm里面运行，用xmd，使用dow命令时钟不能看到程序运行，使用一些小的程序，在片上bram运行成功，然后再down到sdram上运行，还是不行，找一高手帮忙，在他那竟然有一次成功了，但是就成功了一回，还是不行，又问另一高手，他说spartan 3e starter kit上的sdram有一些问题，建议使用别的类型的板子试一下，于是就想到用v2 pro的板子先实现功能。     周末拿来v2 pro板子，开始动手尝试，问题又出来了，v2 pro上的vga是使用了一个DA，是8位的颜色输出，...

阅读全文>>

     在使用过程中经常会遇到 Place:311 - The IOB red is locked to site PAD77 in bank 1. This violates the SelectIO banking rules. Other   incompatible IOBs may be locked to the same bank, or this IOB may be illegally locked to a Vref site.ERROR:Place:311 - The IOB green is locked to site PAD76 in bank 1. This violates the SelectIO banking rules. Other   incompatible IOBs may be locked to the same bank, or this IOB may be illegally locked to a Vref site.之类...

阅读全文>>

    vga上显示玩了地图，我粯子要加控制了，就用uart，我前面已经调好，大致修改一下，加进去，资源又不够了，优化，改删的删，最后终于编译通过，下载，加入中断后vga只能显示上半部分地图，同时vha也不能正常工作，就这样不停的修改，不停的试，后来发现自己的堆栈是400byte，winston说他的堆栈2k，调节堆栈大小，可以程序，数据又没地方放了，系统资源不足，michael告诉我，edk上很难把程序做到像windows下的编译工具做的那么小，看来只能把程序放到sdram里面运行，刚好最近刚看到一篇文章将程序下载到flash里，上电后将...

阅读全文>>

     vga和控制部分都做好以后就准备做游戏了，看看pcman的c源程序，有些地方问问winston，终于总体上理解了游戏的大致原理，将需要修改的地方大体修改一下，在edk中编译一下，bram满了，vga用掉了32k的bram，spartan 3e starter kit上总共有40k的bram，8k用来放程序，看来不够，只能一步步走，先把地图显示出来。     将控制部分去掉，将动的部分去掉，将print语句去掉，这里有个小问题，就是print是指不带参数的打印，printf和xil_printf是带参数的打印，消耗资源print<xil_printf<print...

阅读全文>>

     使用microblaze上挂bram作为ise的子模块，在ise下加上vga模块，这个方案成功。     接下来需要对vga上的图形进行控制，我选择加一个uart，因为uart还可以用于调试，使用uart中断，判断uart的输入，然后在vga上显示不同的东西。      实验成功，可以控制一个模块的移动，所以竟然想到用来做贪吃蛇的游戏，想来应该不难！有兴趣的朋友可以试一下！

阅读全文>>

    前面提到说要把vga模块挂载到opb总线上，但是尝试了一下，没有信号，也不好调试，michael建议直接在microblaze上挂一个opb_bram_if_cntlr和一个bram，然后将bram的portA接到opb_bram_if_cntlr，将opb_bram_if_cntlr挂到opb总线，然后将bram的portB的地址线和数据线引出来，然后将edk下生成的工程作为ise下载的子模块，将vga模块接到bram的地址线和数据线，这里需要注意的是vga是从bram读数据，所以bram的bram_wen_B端口应该接gnd，同时引出的bram的数据线应该是output的那组。     这种方案是可行...

阅读全文>>