sunleijun的博客

 做了5年的FPGA了。手中经历的项目也不在少数。就在此刻又一个FPGA项目宣告结题，好多感受趁着现在还新鲜着，写出来和大家一起分享。不对之处，希望得到大家的指正。另外1234并没有绝对顺序，都是有感而发，随性而写。1. 要和人配合。以我们做硬件的工程师为例，测试的时候一般都需要软件的配合，一个对硬件来说无比复杂的工作，可能在软件工程师看来就是几行简单的代码。所以要和人配合，多听听别人的意见，这样必然可以产生新的 know-how 从而加快测试和开发的速度，退一步讲，至少没有坏处。2. 测试还是要别人来做。开发者看待自己...

阅读全文>>

上拉电阻就是把不确定的信号通过一个电阻钳位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号钳位在低电平。上拉电阻是指器件的输入电流，而下拉指的是输出电流。那么在什么时候使用上、下拉电阻呢？ 1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的搞电平值。  3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在CMOS芯片上，为了防...

阅读全文>>

PULLUP/PULLDOWN(上拉/下拉），就是说，你是否需要将该IO端口在FPGA内部进行上拉或者下拉。比如有些芯片它的输入口是开漏(open-drain)结构的话，你的FPGA的IO口与它连接，那么就一定要设定为上拉。这样它才可以正确的驱动下游的那个芯片。当然，最好的方法是在电路上直接增加上拉电阻，这样可以降低FPGA的功耗。FPGA IO口本身无所谓上拉或者下拉的，主要取决与它所连接的芯片的IO口特性，所以使用之前，要查清那些芯片的手册上输入输出口的说明。 IOSTANDARD主要规定了FPGA IO的电平幅度，比如TTL,COMS,LV-COMS,LDVS等，相关标准你可以查阅...

阅读全文>>

1、真正有气质的淑女，从不炫耀她所拥有的一切，她不告诉人她读过什么书，去过什么地方，有多少件衣服，买过什么珠宝，因为她没有自卑感。——《圆舞》2、如此情深，却难以启齿。原来你若真爱一个人，内心酸涩，反而会说不出话来，甜言蜜语，多数说给不相干的人听。——《她的二三事》3、能够说出的委屈，便不算委屈；能够抢走的爱人，便不算爱人。——《开到荼蘼》4、爱得不够，才借口多多。——《紫薇愿》5、最佳的报复不是仇恨，而是打心底发出的冷淡，干嘛花力气去恨一个不相干的人—&m...

阅读全文>>