Supplyframe
Supplyframe XQ
Datasheet5
Component Search Engine
Findchips
bom2buy
Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手
元器件查询
首页
电路设计
企业专区
应用/图谱
与非原创
资讯
视频
活动
搜索
热搜
搜索历史
清空
创作者中心
加入星计划,您可以享受以下权益:
创作内容快速变现
行业影响力扩散
作品版权保护
300W+ 专业用户
1.5W+ 优质创作者
5000+ 长期合作伙伴
立即加入
电路方案
技术资料
数据手册
论坛
电路分析
拆解
评测
方案
1
基于单片机XL32F001的家用除湿机
2
基于单片机XL32F003S8的电动车报警器
3
基于单片机XL32F003开发的筋膜枪解决方案
资料
1
全集成高频同步降压变换器-MPQ8626产品手册
2
数字DC/DC电源模块-MPC12106产品手册
3
全集成高频同步降压变换器-MPQ8633B产品手册
企业中心
企业入驻
官方资料
新品发布NPI
官方参考设计
厂商社区
恩智浦技术社区
RF技术社区
ROHM技术社区
ST中文论坛
新热企业
瑞萨电子
MPS
芯科科技
ADI
树莓派
DFROBOT
汽车电子
工业电子
人工智能
通讯/网络
新热图谱
查看更多
手机
汽车
工业机器人
XR
新闻/观察
科普/拆解
产业/互动
专题策划
最新原创
查看更多
与非观察
与非研究院
每周必看
评测拆解
可编程逻辑
MEMS/传感技术
嵌入式系统
模拟/电源
射频/微波
测试测量
控制器/处理器
EDA/PCB
基础器件
汽车电子
人工智能
工业电子
通信/网络
消费电子
热点资讯
1
“连”动数据无限可能
2
英语学渣如何看懂全英文的芯片数据手册
3
车载SerDes芯片玩家 TOP 10
4
从鸿海集团,看全球电子代工产业新动向
5
ST高端芯片,卖不掉了
6
Semicon迷思:芯片设计创业赛道已关闭
视讯
课程
直播
最新
1
Altium Designer 24软件操作速成150讲实战视频
2
快速上手面向成本敏感型应用的开发利器:ZU 系列
3
Cadence Allegro 23.1-Allegro X软件速成160讲
原创
1
3年前的氮化镓充电器拆解:国产芯占比让人惊讶
2
芯事访谈 | 阿里巴巴张瓅玶:计算技术加速革新,引领数据中心架构持续演进
3
Tone2 Pro拆解:硬件配置豪华,堪比小米拿手的“碉堡级”堆料
行业活动
论坛活动
板卡申请
新热活动
查看更多
1
基于Xilinx MPSoC系列 FPGA视频教程
2
FPGA至简设计原理与应用
最新直播
首页
标签
时序约束
时序约束
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
全部
方案
资料
资讯
视讯
课程
直播
新鲜
热门
资讯
查看更多
数字IC设计中异步FIFO的时序约束
使用异步FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法。在异步FIFO中,读指针在读时钟域,写指针在写时钟域,所以不能单独运用一个计数器去产生空满信号了。因此,须要将写指针同步到读时钟域去产生空信号,将读指针同步到写时钟域去产生满信号。
志芯
220
03/27 08:57
数字ic设计
时序约束
浅谈时序约束之false path
RTL designer面临的重大挑战之一是预先识别完整的timing exceptions。这成为复杂设计中的一个迭代过程,传统是基于时序报告中的关键路径或故障路径分析来识别额外的timing exceptions。
志芯
9339
2022/04/24
时序约束
浅谈时序约束之multi cycle path
同步设计的最大频率由最长的时序路径的延迟决定。然而,在复杂的高频设计中,可能存在一些路径,其传播延迟大于最大工作时钟频率的周期。
志芯
2666
2022/04/24
时序约束
浅谈逻辑综合之概述
逻辑综合是将较高抽象级别的设计(RTL)转化为可实现的较低的抽象层级的设计的过程。就是将RTL转化成门极网表的过程。
志芯
5882
2022/04/11
逻辑综合
时序约束
与非星榜
ALINX
发力电子后视镜CMS,芯驿电子与映赛科技达成战略合作
Supplyframe四方维
四方维SaaS+ 西门子Teamcenter全新融合方案上线
凡亿教育
Altium Designer 24软件操作速成150讲实战视频
中兴文档
职场人必备 | AI术语小词典(2)
虹科技术
虹科技术 | PTP时钟源设备全攻略:从普通时钟到透明时钟的进阶之路
相关标签
时钟电路
宁德时代
应用程序
定时器
时钟
C语言程序
实时操作系统
程序源码
延时开关
时间继电器