13
在质量和可靠性变得越来越重要的过程中，半导体测试越来越早。
“左移”是传统软件行业的用语，代表在项目 V 型时间线上的动作提前。因为研发流程图都是从左侧画到右侧，测试一般都在右面，所以叫做“测试左移”。而最近却在电子设计自动化，IC 设计、验证和测试中流行开来。
“Test early and test often” 是软件测试最经典的“格言”。这是否可以在半导体测试中实现，以减少不同测试阶段故障芯片的数量，从而降低成本、节省时间，获得更强竞争力？
在半导体领域，这一概念的首批推动者可能是可移植性测试。两年前 Accellera Systems Initiative 就组织了专门的工作组，目的是推动可移植性测试建立一种行业标准。”这个标准一旦制作完成，并被采用，这将成为从 IP 到到完整系统、可跨越多个目标实现的统一规范。”Accellera Systems Initiative 在 2015 年的声明中如此说到。
2 月份举办的 DVCon 美国的会议中，该组织提出了“创建可移植模型与即将到来的 Accellera 标准”教程。据 Accellera 高管介绍，尽管这个标准只是在草稿的审核阶段，但有其他的路径可以实现芯片的可移植。
我们先来看下电子产品的“V”型图情况，左上角通常是行为系统模型，将“V”型图进一步细化，可以是电路模型等；“V”型底部为制造设备过程；“V”型右侧是期间表征、子系统组装、物理实现、子系统等。
对于芯片设计行业而言，测试左移就是在芯片设计的初始就将测试加入其中。
传统的芯片测试是在晶圆针测中引入或者最后阶段进行测试。然而，现在多功能、组件和 IP 必须在复杂的设计中协同工作。在过去十年中，系统级测试已被添加到测试菜单中，“事后”的方式。
如今，越来越多的测试是在晶圆针测中完成的。人们也正试图越来越多地进入到系统级测试，以避免最终测试漏掉所有可能存在的缺陷。因此，如今的测试有两个方向，一种是向上游进晶圆针测发展；另一种是向下游的系统级测试发展。
自动测试模式下，就需要有不同角色的参与，内置自检、设计测试和 JTAG。
EDA 公司正在发展，设计工具来解决测试问题的讨论也日渐火热，EDA 公司或芯片供应商，正在推动裸机测试和“超越测试的思考”。
系统级测试似乎特别适用于车辆中定制化程度高的芯片；而 IoT 设备，更倾向于晶圆针测。
但随着设备进入新市场，部分零件预计将使用十年或更长时间，随着时间的推移，可靠性成为质量的最重要衡量标准，如何做到可靠性与上市时间的平衡，这便需要新的突破。
Optimal +全球营销副总裁 David Park 认为，公司需要从全球供应链中查看测试数据，并对其进行实时分析，从而做出数据驱动的决策。他称之为“制造智能”，这是大数据分析在半导体和电子制造领域的应用。
测试的成本、时间和质量是每个设备、每个市场和每个公司需要衡量的考虑因素。随着质量成为关键指标，测试越来越接近设计，于是芯片的测试左移也成为一种趋势。
更多有关测试测量的资讯，欢迎访问 与非网测试测量专区
与非网编译内容，未经许可，不得转载！
