每年八月在硅谷中心地带 Palt Alto 举办的 Hot Chips 会议都会吸引众多的关注，今年也不例外。而此次会议的最亮点毫无疑问地当属 IBM 的 Power7 微处理器。Power7 是 IBM 微处理器 Power 体系结构最新一代产品，距上一代 Power6 2006 年推出大概是历时 3 年，可以认为是集现代微处理器技术之大成，代表了 CPU 设计最前沿技术的顶峰杰作。
从物理性质来看，Power7 采用 45 nm SOI 工艺制程，包含有 8 个微核，集成晶体管数目达到 12 亿。
这其中 IBM 的独家秘笈是将 ３２ＭＢ的DRAM 作为缓存 （L3 Cache) 和微处理器集成在同一个芯片之中，而其他的业界巨头 Intel， SUN 基本上还是比较传统地采用 SRAM。 同 SRAM 相比，DRAM 基本单元只需要一个晶体管即可实现。在相同的面积下可以实现的缓存大小，DRAM 可以做到 SRAM 的 3 倍以上。但由于 DRAM 的制程和通常的逻辑电路的制程差别很大，在同一芯片上集成两者会有相当的难度。 IBM 在这个领域经营研发了十几年，这也才是第一次正式的将 DRAM 和 CPU 集成到了一起。值得一提的是 IBM Power ＣＰＵ系列从来都是采用有别于通常 ＣＭＯＳ 制程的 ＳＯＩ制程。ＩＢＭ 在工艺制程上的投入和所达到的高度，基本上也是业界独一无二的。
Power7 中的每一颗微核都包含 12 个执行单元，可以同时运行 4 路线程。秉承经典的超级流水线（Superscale) 设计思路，IBM 在 Power7 的设计中让其流水线竭尽可能地发现和利用程序中的并行性。比较遗憾的是，由于芯片上微核数目的增加以及流水线复杂程度的增加，Power7 在主频上和 Power6 比有所放慢。 IBM 还没有最后确认 Power7 所能达到的最高主频，但业界普遍认为会在 4Ghz 左右，离 Power6 所取得 5Ghz 的记录可以认为是有相当的退步。不过这也反应了高端处理器设计的趋势，在追求并行的同时，主频上难免有所放弃。在设计思路上期待并行性和主频的平衡以达到总体性能的优化。
IBM Power 体系结构在 CPU 和外部海量内存之间的互连上也是有着独到之处，IBM 采用的互连节构类似于全缓冲 DIMM (Fully Bufferd DIMM)，依靠外部的并串缓冲芯片联接多个内存频路，以高速串行通道提升内存频宽。Power7 包含两个内存控制器，每个内存控制器可以有效管理 4 路 DDR3 DIMM，内存和 CPU 之间的通讯频宽可以达到 100GB/s
在处理器之间的互连结构上，Power7 在体系结构上也代表了业界的最高水准。Power7 针对处理器互联专门设计的连接带宽高达 360 GB/s， 可以支持多达 32 颗微处理器。做为比较 Intel 年初公布的 Nehalem 的互联快速通道 （quick path) 可以达到 75 GB/s 的带宽，只有 Power7 的 五分之一。 除了物理带宽的考虑，当体系结构中包含 32 芯 256 核，如何保持所有微核以及内存之间信息的一致性 （Coherence) 成为体系结构中的一个重要课题。IBM 设计的一致性协议基于广播的原理（Broadcast)，可以支持 256 核 20000 次的并行内存操作。
;){kind=link}