动态重构真累
首先需要将所有算法包括用于动态重构的算法用FPGA实现，包括与CPU的接口、算法的效率，这个本身就是 软硬件协同设计的难题。
在静态环境下将软件、硬件都调试通过并经过性能测试。
其次，根据设计需求，挑选用于动态重构的部分，建立动态 重构 框架。实现部分动态重构的Bitstream，幸亏Xilinx提供PlanAhead这个宝贝工具，以前用脚本轻松多了，还至少部分可视化了。
生成部分位流文件真是累，包括FPGA引脚的电压问题都影响成败。
然后是测试部分位流文件，包括软件的测试。
如果在加上操作系统，那就更累了。
我最倒霉，调操作系统， 将Linux改造为自持部分动态重构。那首先需熟悉Linux，包括移植、裁剪和基于 他基础上的应用软件开发，特别是驱动开发。
最后成不成功还要看运气。
;){kind=link}