博客首页
|
排行榜
|
橄榄之家
博客
相册
个人档案
个人档案
橄榄之家
发消息
写留言
加好友
RSS订阅
博文分类
·
全部
·
VHDL编程
(3)
·
硬件设计
(1)
·
IT概述
(4)
·
Matlab
(2)
·
杂文
(9)
·
FPGA
(10)
·
微波应用
(3)
·
模拟电路
(1)
·
Verilog
(1)
最新评论
文章评论
|
照片评论
文章评论
|
照片评论
博文存档
·
全部
·
2010-03
·
2010-02
·
2009-04
·
2008-09
最近访客
友情链接
·
我的MSN Space
·
Q^Q
文章列表
Verilog语法有关casez和casex的分析
2009-04-21 22:05
casez赋值问题 在casez的赋值中，如果是都满足，是只进行第一个赋值吗？是每回只判断一个符合就结束吗？ 以下是一个例子： module mux_casez(out,a,b,c,d,s...
阅读全文>>
页次:
1
/1
每页
25
条记录，共
1
条 分页: [
1
]
;){kind=link}