yzm520xx的博客

由于本人verilog使用的比较多，所以有关的资料与大家共享！

阅读全文>>

FPGA门数计算方法，可以通过该方法计算出FPGA中所使用的等效门数！

阅读全文>>

Verilog大量例程,或许对你有用哦！

阅读全文>>

      最近在BASYS板上设计了一个数字时钟，想要通过PS2键盘来控制时钟的状态，以及对时间的设置。      设计中，使用了状态机来控制，语言采用Verilog HDL，通过编译，综合，映射，布局布线，并生成下载的bit文件，下载到BASYS板上，却发现不能正常工作，在PS2键盘上输入时，状态没有发生转移，或者转移错误。通过分析，我觉得可能是状态机出了问题。      设计中的有限状态机（FSM），我采用三段式。三段式状态机的第一块为同步时序always模块，格式化...

阅读全文>>

        NOC体系结构是在传统SOC总线体系结构无法满足未来越来越高的计算和通信要求的基础上发展起来，它借鉴了计算机网络体系结构的概念，将计算机网络体系结构中基于路由的网络和基于分组交换的通讯等概念引入到SOC和片上多处理器系统的设计，从而产生了NOC的体系结构问题，并将成为下一代系统设计的主流指导思想。        拓扑结构：                NOC的拓扑结构就是指NOC中各个...

阅读全文>>

      当FPGA的资源十分紧张的时候，如BASYS板的资源，对于实现一个具体的应用来说，资源真的十分有限，如何在如此小的资源下进行项目开发呢？笔者就最近使用BASYS板进行开发的一点心得记下，仅供交流。      1、优化设计，在完成所需功能的前提下尽量裁减冗余的设计。其实在设计中，我们的模块会有很多冗余设计，甚至是不必要的东西，裁减这些部分，可以节省很大一部分资源。通过综合后，检查RTL级原理图，以及底层实现，可以看到哪些逻辑是不必要的。     ...

阅读全文>>

20世纪90年代中期，随着半导体工艺技术的发展，IC设计者能够将越来越复杂的功能集成到单硅片上，SOC正是在集成电路向集成系统转变的大方向下产生的。由于SOC可以充分利用已有的设计积累，显著地提高ASIC的设计能力，因此发展非常迅速，引起了工业界和学术界的关注。但是，随着深亚微米超大规模集成电路工艺技术的成熟及进一步发展，芯片设计业面临着严峻的问题：随着芯片功能和性能的需求发展，芯片规模越来越大，工作速度越来越高，开发周期越来越长，设计质量越来越难于控制，设计成本也越来越高。根据预测，半导体器件的特征尺寸在2015...

阅读全文>>

      basys的资源实在有限，就连FIFO我们都不能使用IP core，因为其内部的RAM资源不够用，所以只好自己写一个FIFO，使用其它的寄存器资源了。源程序如下：`timescale 1ns/100psmodule fifo_my(rst, clk, rd_en, wr_en, din, dout, empty, full); parameter WIDTH=10; parameter DEPTH=16; parameter N=4;  input rst;    input clk;    input rd_en;    input wr_en;    input[WIDTH-1:0] din;    output[WID...

阅读全文>>

      将basys板拿到手上已经是国庆节后了。先不管三七二十一，熟悉一下吧，看了看随光盘附带的文档，了解了basys板的外设，工作方式，能够使用的资源。感觉资源太少，远远不能实现我们的项目。      然后将例程从光盘中拷贝出来，建立了一个工程文件夹，看了看例程，明白它要干什么了，然后编译、综合、map、routing，最后生成可下载的bit文件。然后下载，看到了预期的显示结果。可是我发现有一个问题，SW7似乎有些问题，当sw7开关打开后，显示器上无输出，无显示。不知道是不是...

阅读全文>>