输入时钟有外部P42/P43的晶振MHZECO为4-33M、P55/P56的KHZECO为32768HZ、IO口的数字系统DSI=Digital
System Interconnect、内部的OSC从最准的3M为1%到62 M为7%、内部的ILO=Internal Low
Speed Oscillator。在CRDWR文件中的CLOCK可以进行设置。默认的时钟设置如下图： 
上图中，IMO=
资源包括1、10万门的SPARTAR
3E系列FPGA为TQ-100。2、JATA下载程序到配置芯片XCF02S中。3、4个8段数码管和8个LED显示。4、8个数据开关和4个逻辑开关5、16个IO口。6、PS/2和VGA接口7、电源和USB下载线。8、可选的25M、50M、100M晶振和外加晶振。通过PIN36和PIN84接入FPGA，可内部PLL最多4倍频和任意整数分频。16个IO口分为4组，内部有短路和ESD保护，适合接入DIGTAL公司的PMODS模块，该模块提供ADC、DAC、传感器输入、电机驱动等功能。BASYS可应用XILINX公司...
;){kind=link}